안녕하십니까. 원익IPS의 조용상이라고 합니다.
Si 기판 위에 SiO2 또는 SiN으로 패턴을 형성한 Sample이 필요하여 이렇게 문의드립니다.
대략적으로 말씀드리면 Hole Size는 ~20nm, Pattern Depth는 ~2um 정도를 생각하고 있습니다.
하지만 반드시 위의 Spec.을 만족해야 하는 것은 아니며 Wafer 전체적으로 안정적인 공정이
가능한 수준을 알려 주시면 이를 고려하여 제작을 의뢰드리려 합니다.
Pattern 사이의 빈 공간은 Si 기판이 노출되어야 하며 Pattern 자체는 ~900 C의 온도에서 Si과 반응하지
않아야 합니다.
8인치 Si(100) 기판에서 공정을 진행할 예정입니다.
세부 내용은 첨부 파일을 참고하여 주시고 기타 문의 사항에 대해 회신주시면 대응토록 하겠습니다.
수고하세요...

H.P. 010-6228-8295