ASML은 최근 실적 발표에서
10나노미터 반도체 생산을 위한 차세대 EUV 노광장비의 새로운 업그레이드 버전을 내년 중반부터 공급할 예정이라고 밝혔다. 장비 출하를 내년
중반에 시작하면 실제 설치·시험 운영을 거친 양산은 2016년 말이나 그 이후에 가능하다.
ASML이 기존 공급한 EUV 노광장비
‘NXE:3300B’는 하루 500장 이상의 웨이퍼를 처리한다. 현재 일부 기업에서 시제품을 생산 중이다. 2016년에는 하루 1500장 이상
웨이퍼를 처리할 수 있는 장비가 필요할 것으로 보고 있어 생산성과 안정성을 높인 ‘NXE:3350B’ 장비를 공급하겠다는
목표다.
ASML은 당초 시간당 120~130장의 웨이퍼를 처리할 수 있는 버전을 올해 선보일 것으로 예상했다. 하지만 내년에
출하할 장비도 60장대 수준에 그쳐 대량 양산까지는 시간이 더 걸릴 전망이다.
업그레이드 장비 가동이 2016년 말에나 가능해지면
10나노 반도체를 연구 중인 인텔, 삼성전자, TSMC도 관련 사업에 영향이 불가피하다.
인텔, 삼성전자, TSMC는 10나노
반도체 생산에 필요한 EUV 노광장비를 확보하기 위해 지난 2012년 ASML에 7조원대 투자를 하며 손을 잡았다. 인텔 4조3000억원,
TSMC 1조5000억원, 삼성전자가 1조1000억원을 각각 투입했다.
10나노 칩 양산이 2016년 말 이후부터 가능해짐에 따라
제조사는 당장 눈앞에 닥친 14~16나노 핀펫(FinFET) 칩 수율 확보에 집중해야 하는 상황이다. 기존 공정을 미세화하는 쿼드러플 패터닝
기술(QPT)을 고도화하는 게 경쟁력을 놓치지 않는 선택이 될 전망이다.
QPT는 기존 더블 패터닝 기술(DPT)에서 EUV로
전환하는 과정에 생겨난 과도기 기술로 인식됐다. 하지만 EUV 리소그래피 장비 개발이 지연되고 ASML이 사실상 단독으로 주도하고 있어 그
대안으로 적용할 수밖에 없는 상황이다. 기존 액침 리소그래피 장비를 사용할 수 있고 DPT와 연관성이 높아 안정적인 게
강점이다.
이미 인텔, TSMC, 삼성전자는 14~16나노 핀펫 기술에 QPT 공정을 적용했다. 내년 초 출시하는 PC용
중앙처리장치(CPU)나 모바일용 애플리케이션프로세서(AP)가 QPT 공정의 결과물이 될 예정이다. SK하이닉스는 19나노 낸드플래시를 16나노로
전환하기 위해 QPT 공정을 적용했다.
