UHV-CVD 장비일지

 기자재관리번호 : B0000055-062002-A0016
No 장비이용내역 이용내역 사용자 장비이용료
시작일 종료일 세부내용 기관명 부서(학과명) 성명 확정금액
1 2010-01-05 10시 18시 Si Epi Growth 공정 개발 포항공과대학교 창의IT융합공학과 임태욱 0원
2 2010-01-12 10시 18시 Si SEG 포항공과대학교 창의IT융합공학과 임태욱 0원
3 2010-02-11 10시 18시 a-Si Depo 직접 진행 포항공과대학교 신소재공학과 박성민 75,000원
4 2010-02-25 10시 18시 a-Si Depo 직접 진행 포항공과대학교 신소재공학과 박성민 75,000원
5 2010-03-06 09시 16시 a-Si Depo 직접 진행 포항공과대학교 신소재공학과 박성민 75,000원
6 2010-03-18 14시 16시 Wafer 위에 박막 형성 (주)예스파워테크닉스 R&D 양창헌 2,000,000원
7 2010-03-27 10시 21시 a-Si Depo 직접 진행 포항공과대학교 신소재공학과 박성민 75,000원
8 2010-03-29 13시 19시 SIGE EPI 100nm 성균관대학교 신소재공학과 김이연 200,000원
9 2010-04-17 10시 19시 a-Si Depo 직접 진행 포항공과대학교 신소재공학과 박성민 112,500원
10 2010-04-26 13시 17시 sige depo 경북대학교 전자전기컴퓨터학부 조치국 200,000원
11 2010-04-29 14시 18시 si 증착 포항공과대학교 화학공학과 김남효 150,000원
12 2010-05-01 10시 17시 a-si 증착 포항공과대학교 신소재공학과 박성민 120,000원
13 2010-05-06 09시 18시 SIGE EPI 한양대학교 전자통신공학부 박재근 1,200,000원
14 2010-05-15 13시 19시 a-si 증착 포항공과대학교 신소재공학과 박성민 120,000원
15 2010-05-28 10시 12시 350um 두께 Glass wafer에 poly-si 3000A 증착 포항공과대학교 기계공학과 이상민 160,000원
16 2010-05-28 13시 17시 4layer (SIGE-SI-SIGE-SI), SIGE EPI 한양대학교 전자통신공학부 박재근 300,000원
17 2010-06-02 15시 17시 p-si 증착 포항공과대학교 신소재공학과 박성민 120,000원
18 2010-07-05 19시 20시 a-p-si 증착 포항공과대학교 신소재공학과 박성민 120,000원
19 2010-07-10 12시 13시 poly-si 증착 포항공과대학교 신소재공학과 박성민 120,000원
20 2010-07-13 11시 12시 poly si 증착 포항공과대학교 신소재공학과 박성민 120,000원
21 2010-07-17 16시 18시 a-poly 포항공과대학교 신소재공학과 박성민 120,000원
22 2010-07-21 13시 15시 poly-si 실험 삼성전자 임종성 2,400,000원
23 2010-08-10 13시 18시 sige epi process 한양대학교 전자통신공학부 박재근 600,000원
24 2011-03-18 13시 18시 8인치 patterned wafer As doping 지엠티 박은화 4,000,000원
25 2011-04-07 09시 12시 8" patterned wafer As doping (주)예스파워테크닉스 R&D 양창헌 2,000,000원
26 2011-05-06 13시 16시 8" patterned wafer As doping 지엠티 박은화 2,000,000원
27 2011-05-25 09시 12시 8" patterned wafer As doping (주)에이팸 조미옥 2,000,000원
28 2011-06-07 13시 16시 8" patterned wafer As doping 엔씨케이(주) 신상순 2,000,000원
29 2011-06-23 09시 12시 8inch patterned wafer As doping (주)에이팸 조미옥 2,000,000원
30 2011-09-10 09시 14시 8inch patterned wafer As doping 팩토이엔씨 김영수 2,000,000원
31 2011-09-21 10시 15시 8" patterned wafer As doping (주)브라이트일렉트로닉스 백승찬 2,000,000원
32 2011-10-07 09시 15시 8" patterned wafer As doping 팩토이엔씨 김영수 2,000,000원
33 2011-10-20 09시 13시 8" patterned wafer As doping (주)브라이트일렉트로닉스 백승찬 2,000,000원
34 2011-11-02 09시 13시 8인치 patterned wafer As doping (주)브라이트일렉트로닉스 백승찬 2,000,000원
35 2011-11-24 14시 18시 8" patterned wafer As doping (주)셈크로 전태주 2,000,000원
36 2011-12-03 09시 13시 8인치 patterned wafer As doping (주)셈크로 전태주 2,000,000원
37 2011-12-15 12시 17시 SiGe-SEG,Si-SEG 각 1회씩 진행
(Process 결과 분석 공유로 50%할인 협의함)		 나노종합기술원 CMOS소자팀 전호승 230,000원
38 2011-12-24 09시 13시 8inch patterned wafer As doping (주)유시스텍 최승훈 2,000,000원
39 2012-01-04 10시 15시 Si-SEG Test
- Si-SEG 진행
(Process 측정 분석 결과 공유조건으로 50% 할인)		 나노종합기술원 CMOS소자팀 전호승 400,000원
40 2012-01-05 10시 13시 SiGe-Epi test 조각 시편 Test 진행 포항공과대학교 전자전기공학과 이호준 640,000원
41 2012-01-06 09시 13시 8inch patterned wafer As doping (주)유시스텍 최승훈 2,000,000원
42 2012-01-31 09시 18시 Si-SEG 증착 Test 8회 진행
(결과 공유조건으로 50%할인)		 나노종합기술원 CMOS소자팀 전호승 890,000원
43 2012-02-01 09시 14시 Cl2 Pre clean Time Split Test 진행
( Split 결과 측정 분석 결과 공유하기로 협의 하여50%할인)		 나노종합기술원 CMOS소자팀 전호승 300,000원
44 2012-02-16 10시 16시 1. 1/5 일 SiGe_EPI 2장 진행
2. 1/25일 SiGe-Si_Epi Layer 1장 진행
3. P+ doping Si Epi 증착		 포항공과대학교 전자전기공학과 이호준 480,000원
45 2012-02-22 14시 15시 P+ Doping Si EPI 증착 포항공과대학교 전자전기공학과 이호준 160,000원
46 2012-02-28 09시 18시 Si-SEG 진행 나노종합기술원 CMOS소자팀 전호승 600,000원
47 2012-02-29 10시 12시 SiGe/Si/SiGe/Si Layer 증착 포항공과대학교 전자전기공학과 이호준 320,000원
48 2012-03-06 14시 15시 P+ Dopping SI-EPI 증착 Test 진행 포항공과대학교 전자전기공학과 이호준 160,000원
49 2012-03-13 10시 14시 Ge 농도 Split Test 진행
- Ge 30% Ge 50% Only Ge Dep		 포항공과대학교 전자전기공학과 이호준 480,000원
50 2012-03-14 15시 16시 P+ Dpoe Si EPI 증착 포항공과대학교 전자전기공학과 이호준 160,000원
51 2012-05-21 11시 12시 Si-Epi 진행 포항공과대학교 전자전기공학과 이호준 120,000원
52 2012-06-07 11시 12시 SiGe EPI 1000A 증착

(회당 500A 기준으로 1000A 증착 시 2회 산정함)		 포항공과대학교 전자전기공학과 이호준 320,000원
53 2012-08-22 09시 17시 특성화고 교육 파워마스터반도체 주식회사 공정 기술팀 이원범 1,550,000원
54 2012-08-28 11시 12시 Si EPI 증착 포항공과대학교 전자전기 박찬훈 120,000원
55 2012-09-11 09시 11시 Si wafer As doping (주)예스파워테크닉스 R&D 양창헌 2,000,000원
56 2012-09-21 09시 10시 As doping (주)예스파워테크닉스 R&D 양창헌 2,000,000원
57 2012-10-04 09시 15시 SI-SEG 증착 진행

1. wafer세정 비용은 재료비로 청구 함		 나노종합기술원 CMOS소자팀 전호승 2,560,000원
58 2012-10-05 08시 15시 SI-SEG 증착 진행

1. wafer세정 비용은 재료비로 청구 함		 나노종합기술원 CMOS소자팀 전호승 2,560,000원
59 2012-10-09 09시 13시 SI-SEG 증착 진행

1. wafer세정 비용은 재료비로 청구 함		 나노종합기술원 CMOS소자팀 전호승 1,880,000원
60 2012-10-15 17시 18시 P-doped Si EPI 500A증착 (조각 시편) 포항공과대학교 전자전기공학과 고명동 120,000원
61 2012-10-25 10시 12시 경량 Al 소재 개발 관련
n-Dopping Si Epi 성장 (1000A)		 포항나노기술집적센터 연구개발부 전영권 570,000원
62 2012-10-26 10시 12시 경량 Al 소재 개발 관련
n-Dopping Si Epi 성장 (3000A)		 포항나노기술집적센터 연구개발부 전영권 570,000원
63 2012-11-12 14시 15시 P type Si EPI 증착 (1000A)
500A 기준으로 2회 청구 함		 포항공과대학교 전자전기공학과 고명동 240,000원
64 2012-11-20 10시 11시 Si-EPI 증착 Test 포항공과대학교 전자전기공학과 고명동 240,000원
65 2012-11-20 14시 15시 Si EPI 증착 Test 포항공과대학교 전자전기공학과 고명동 160,000원
66 2012-11-21 11시 15시 Si EPI 진행 실습 포항나노기술집적센터 이용자서비스팀 김병수 750,000원
67 2012-11-26 10시 13시 Diffusion_PVD (NCNT 사용료) 포항공과대학교 화학공학과 임창용 1,000,000원
68 2012-11-26 14시 16시 Si Dep 진행 (TEMP 변경 Test) 포항공과대학교 전자전기공학과 고명동 240,000원
69 2012-11-27 10시 14시 Diffusion_PVD (NCNT 사용료) 포항공과대학교 기계공학과 김영권 1,000,000원
70 2012-12-05 09시 11시 Depo_포항TP 지원 심화교육 나노융합기술원 교육홍보팀 김병수 500,000원
71 2012-12-10 09시 13시 특성화고 교육 진행
SiGe EPI 성장 Test		 포항나노기술집적센터 이용자서비스팀 김병수 1,000,000원
72 2012-12-17 09시 13시 Si-SEG 평가 Test 진행
Cl2 Etch Rate 평가 Test 진행		 나노종합기술원 CMOS소자팀 전호승 1,760,000원
73 2012-12-18 09시 17시 Si-SEG 평가 Test 진행
Si-SEG recipe Tuning및 평가 작업 진행(Recipe Cycle 평가)		 나노종합기술원 CMOS소자팀 전호승 2,560,000원
74 2012-12-19 09시 14시 특성화고 교육 진행 포항나노기술집적센터 이용자서비스팀 김병수 1,000,000원
75 2012-12-20 09시 17시 Si-SEG 평가 Test 진행
Si-SEG recipe Tuning및 평가 작업 진행(Recipe Cycle 평가)		 나노종합기술원 CMOS소자팀 전호승 2,560,000원
76 2013-01-04 14시 15시 Si EPI 증착 포항공과대학교 전자전기공학과 고명동 120,000원
77 2013-01-10 10시 11시 P doping Si EPI 증착 Test 포항공과대학교 전자전기공학과 고명동 120,000원
78 2013-01-14 09시 14시 Si Selective Epitaxial Growth
KAIST 문동일 (공정 진행 후 정산)

공정 진행 전 Wet Clean 비용을 재료비로 청구		 KAIST EE 문동일 1,350,000원
79 2013-01-14 14시 15시 SiGe Epitaxial Growth
KAIST 문동일 (공정 진행 후 정산)

공정 진행전 Wet Clean은 재료비로 포함		 KAIST EE 문동일 350,000원
80 2013-01-15 13시 17시 DF_Si epi 실습 포항나노기술집적센터 이용자서비스팀 김병수 900,000원
81 2013-01-16 14시 15시 Si EPI 진행 포항공과대학교 전자전기공학과 고명동 120,000원
82 2013-01-22 10시 15시 DF_SiGe 실습 포항나노기술집적센터 이용자서비스팀 김병수 1,000,000원
83 2013-02-15 14시 15시 Si EPI 성장 진행 포항공과대학교 전자전기공학과 고명동 120,000원
84 2013-02-20 11시 12시 Si EPI 진행 포항공과대학교 전자전기공학과 고명동 120,000원
85 2013-03-12 11시 17시 UHV-CVD 공정 진행 Si-SEG with Pre Clean(APM+DHF) 5매 나노종합기술원 CMOS소자팀 전호승 2,200,000원
86 2013-03-18 9시 23시 UHV-CVD 공정 진행
1.Si-SEG with Pre Clean(APM+DHF) 2매
2.Anneal 공정 진행 Temp Split(500/600/700℃ 1hr)		 나노종합기술원 CMOS소자팀 전호승 1,180,000원
87 2013-03-19 9시 24시 Si-Ge Epitaxy 형성 한국전자통신연구원 부품소재연구부문 서동우 1,640,000원
88 2013-03-26 8시 18시 반도체 광 소재 단위 시험 - Si-Ge Epitaxy 형성 sample 8매 증착 한국전자통신연구원 부품소재연구부문 서동우 1,640,000원
89 2013-04-08 10시 16시 광 반응 실리콘 소자용 단위 실험
Temp Split : Sample 8ea 		한국전자통신연구원 부품소재연구부문 서동우 1,629,000원
90 2013-05-06 9시 18시 나노 광 반응 소재 단위 시험
Temp Split : Sample 8ea 		한국전자통신연구원 부품소재연구부문 서동우 1,640,000원
91 2013-05-07 9시 18시 GaAs 기판 위에서 Ge CVD 박막의 photo diode 센서 적용 가능성 평가
B doping Ge deposition, 6inch wafer 5매		 (주)에스에스에이디티 기술연구소 SSADT 2,000,000원
92 2013-05-10 9시 18시 나노 광 반응 소재 단위 시험
Process condition Split : Sample 8ea 		한국전자통신연구원 부품소재연구부문 서동우 1,640,000원
93 2013-05-15 9시 18시 나노 광 반응 소재 단위 시험
Process condition Split : Sample 8ea 		한국전자통신연구원 부품소재연구부문 서동우 1,630,000원
94 2013-05-20 9시 18시 MEMS센서 파운드리 기술 지원을 위한 기술정보 분석기술 확보 지원(4.0009012.01) 포항공과대학교 기술지원팀 최경근 1,000,000원
95 2013-05-22 13시 14시 si depo 포항공과대학교 전자전기공학과 고명동 120,000원
96 2013-06-05 10시 18시 MEMS센서 파운드리 기술 지원을 위한 기술정보 분석기술 확보 지원(4.0009012.01) 포항공과대학교 기술지원팀 최경근 500,000원
97 2013-07-05 9시 18시 열처리 Nitride Anneal Temp split sample 6매 NNFC 나노소자 소재팀 김대현 300,000원
98 2013-07-12 12시 13시 si depo(715,300s) 포항공과대학교 전자전기공학과 고명동 120,000원
99 2013-07-17 13시 15시 si depo running time test(715\'c, 200s & 400S) 포항공과대학교 전자전기공학과 고명동 240,000원
100 2013-07-19 10시 14시 SI DEPO(715\'c 300s) 3 wafer 포항공과대학교 전자전기공학과 고명동 360,000원
101 2013-07-19 16시 18시 Si 50nm target deposition (JNT / 이호준)

메일로 문의드린 undoped Si 50nm epi-layer 증착 부탁드립니다. 감사합니다.

샘플은 RTO 공정이 끝나고 바로 전해드리겠습니다.

010-2547-9641		 포항공과대학교 전자전기공학과 김지원 105,000원
102 2013-07-25 14시 18시 1. 50nm undoped-Si (400초) + 10nm Boron-doped Si (100초)

2. 60nm undoped-Si (500초)

두 개의 샘플을 각각 1, 2번 레시피를 적용해서 증착하고자 합니다.


JNT / 이호준 / 010-2547-9641		 포항공과대학교 전자전기공학과 김지원 210,000원
103 2013-07-30 9시 11시 si Depo : P_Si_EPI_NCNT 300sec 포항공과대학교 전자전기공학과 고명동 120,000원
104 2013-08-22 10시 11시 n+-doped Si 50nm target 증착 (JNT / 이호준) 포항공과대학교 전자전기공학과 김지원 105,000원
105 2013-08-26 14시 16시 n+-Si 증착 포항공과대학교 전자전기공학과 김지원 105,000원
106 2013-08-30 13시 14시 si epi 증착 포항공과대학교 전자전기공학과 고명동 105,000원
107 2013-09-06 15시 16시 si 715\'c 300s depo, side 30 nm target 포항공과대학교 전자전기공학과 고명동 105,000원
108 2013-10-08 14시 15시 p+-Si 50nm 증착 (JNT / 이호준) 포항공과대학교 전자전기공학과 김지원 105,000원
109 2013-10-17 13시 15시 front pattern 포항공과대학교 전자전기공학과 고명동 210,000원
110 2013-10-22 9시 18시 Si-SEG 140cycle 5매, SiGe_Epi 310sec 1매 with Pre-cleaning(APM(450)+DHF 1000:1(90)) 나노종합기술원 CMOS소자팀 전호승 2,440,000원
111 2013-11-01 13시 17시 P_Si_EPI 300sec 3회(Sample 5ea) 포항공과대학교 전자전기공학과 고명동 315,000원
112 2013-11-08 11시 16시 Si-SEG 140cycle 2매 with Pre-cleaning(APM(450)+DHF 1000:1(90)) 나노종합기술원 CMOS소자팀 전호승 920,000원
113 2013-11-11 15시 18시 n-si depo (715, 300s) * 4 포항공과대학교 전자전기공학과 고명동 420,000원
114 2013-11-18 16시 17시 Boron doped (p+) Si Epi 50nm


(이호준 / 010-2547-9641)		 포항공과대학교 전자전기공학과 김지원 105,000원
115 2013-12-04 10시 14시 한양대 Doped Si Epi 성장 Test
1. N doping Si Split Test 3장
2. N doping Si Test 1장		 포항공과대학교 창의IT융합공학과 백창기 540,000원
116 2014-01-07 13시 14시 p+-poly 50nm 증착 포항공과대학교 전자전기공학과 이호준 105,000원
117 2014-01-10 13시 16시 Si_SEG 140 cycle 2매 나노종합기술원 CMOS소자팀 전호승 720,000원
118 2014-03-11 9시 18시 Si-Ge Epitaxy 형성(Process condition Split) 한국전자통신연구원 부품소재연구부문 서동우 2,000,000원
119 2014-03-12 9시 18시 Si-Ge Epitaxy 형성(Process condition Split) 한국전자통신연구원 부품소재연구부문 서동우 2,000,000원
120 2014-03-14 10시 14시 Si-Ge Epitaxy 형성(Process condition Split) 한국전자통신연구원 부품소재연구부문 서동우 733,000원
121 2014-03-26 10시 11시 Boron-doped poly-Si 50nm 타겟 증착


온도 : 630도
gas : Si2H6 15sccm / B2H6 40sccm
공정 시간 : 1200초		 포항공과대학교 전자전기공학과 이호준 105,000원
122 2014-03-26 17시 18시 Boron-doped poly-Si 증착


온도 :715/745/450도
gas : Si2H6 15sccm / B2H6 40sccm
공정 시간 : 300초		 포항공과대학교 전자전기공학과 고명동 105,000원
123 2014-04-15 11시 12시 poly-Si 증착 포항공과대학교 전자전기공학과 이호준 105,000원
124 2014-04-21 9시 18시 Doped Si/SiGe Multi Layer 증착 Split Test (한양대) 포항공과대학교 창의IT융합공학과 백창기 2,275,000원
125 2014-04-25 10시 11시 1. undoped-Si 4500초
2. Boron doped-Si 1000초

순서대로 공정 진행부탁드립니다. 		포항공과대학교 전자전기공학과 이호준 420,000원
126 2014-05-23 17시 18시 P_Si Epi 300sec 포항공과대학교 전자전기공학과 고명동 105,000원
127 2014-05-28 9시 17시 GeSi SEG 50nm 4회
(접합 반도체소자의 결함분석을 위한 방사광 비파괴검사 연구 샘플 제작)		 포항공과대학교 기술지원팀 최경근 700,000원
128 2014-07-02 10시 11시 Si-Epi 50nm 증착 포항공과대학교 전자전기공학과 이호준 105,000원
129 2014-07-08 15시 16시 gate oxide 형성 700nm 포항공과대학교 전자전기공학과 이호준 210,000원
130 2014-07-10 14시 15시 Si 500A 증착 (6인치 웨이퍼) 포항공과대학교 전자전기공학과 이호준 105,000원
131 2014-07-17 14시 15시 Si_Epi 70nm 1회 포항공과대학교 전자전기공학과 이준영 210,000원
132 2014-07-21 10시 11시 undoped_Si 1000A 증착 (700도 조건) 포항공과대학교 전자전기공학과 이호준 210,000원
133 2014-08-04 15시 17시 undoped poly-Si를 두께 70 nm 포항공과대학교 전자전기공학과 이준영 210,000원
134 2014-08-14 14시 15시 undoped-Si 900A 증착 의뢰 포항공과대학교 전자전기공학과 이호준 210,000원
135 2014-08-21 11시 12시 undoped poly-Si를 두께 50nm 포항공과대학교 전자전기공학과 이준영 105,000원
136 2014-08-26 17시 18시 Si_Epi 70nm 포항공과대학교 전자전기공학과 이준영 210,000원
137 2014-09-03 14시 15시 poly-Si (undoped) 100nm 증착 부탁드립니다.
샘플은 테이블 위에 두도록 하겠습니다.
-> 700nm 변경 증착 완료		 포항공과대학교 전자전기공학과 이호준 210,000원
138 2014-09-11 15시 16시 Si_Epi 50nm on T_Ox(6inch wafer) 1매 포항공과대학교 전자전기공학과 이준영 105,000원
139 2014-09-16 10시 11시 poly-Si 800A 증착
Dep time 716sec 측정 780A 진행 완료		 포항공과대학교 전자전기공학과 이호준 210,000원
140 2014-10-14 14시 23시 Si_SEG 140cycle 6매 나노종합기술원 CMOS소자팀 전호승 2,160,000원
141 2014-10-17 11시 12시 Boron doped (p+-poly) poly-Si 50nm 증착 포항공과대학교 전자전기공학과 이호준 105,000원
142 2014-10-21 10시 18시 Si_SEG 140cycle 5매 나노종합기술원 CMOS소자팀 전호승 1,800,000원
143 2014-10-27 13시 20시 Si_SEG, SiGe_EPI_Ge10%2매, Si_Epi 공정 진행 서울대학교 전기컴퓨터공학부 김장현 800,000원
144 2014-10-28 18시 13시 Si_SEG 140cycle 4매 나노종합기술원 CMOS소자팀 전호승 1,440,000원
145 2014-11-03 10시 20시 Si_SEG 140cycle 6매 나노종합기술원 CMOS소자팀 전호승 2,160,000원
146 2014-11-03 11시 14시 Si_Epi 20,30nm 한국과학기술원 전기/전자 이병현 150,000원
147 2014-11-04 10시 18시 Si Epi 1.2um Deposition on SOI 2매(WF04,WF05) 진행 완료 삼성종합기술원 MPTU 심동식 3,600,000원
148 2014-11-26 13시 15시 Si_SEG 110cycle 8inch pattern wafer 1매 나노종합기술원 CMOS소자팀 전호승 360,000원
149 2014-11-28 10시 11시 poly-Si 500A 증착 (6인치웨이퍼) 금요일 오전에 클린룸에서 전해드리겠습니다.
2매 공정 완료		 포항공과대학교 전자전기공학과 이호준 210,000원
150 2014-11-28 15시 16시 Si_Epi 500A target 6inch bare wafer 1매 공정 완료 포항공과대학교 전자전기공학과 이준영 105,000원
151 2014-12-02 16시 20시 Si_Epi Process 6회 한국과학기술원 전기/전자 이병현 810,000원
152 2014-12-08 13시 18시 Si_SEG target 5000A(110cycle) 3매 나노종합기술원 CMOS소자팀 전호승 1,080,000원
153 2014-12-09 13시 18시 Si_SEG target 5000A(110cycle) 3매 나노종합기술원 CMOS소자팀 전호승 1,080,000원
154 2014-12-10 13시 18시 Si_SEG target 5000A(110cycle) 3매 나노종합기술원 CMOS소자팀 전호승 1,080,000원
155 2014-12-11 13시 17시 Si_SEG target 5000A(110cycle) 2매 나노종합기술원 CMOS소자팀 전호승 720,000원
156 2014-12-18 18시 19시 Si_Epi 500A 1매 포항공과대학교 전자전기공학과 이준영 105,000원
157 2015-01-09 13시 21시 SiGe_EPI_SNU_10 4매 400/440/800/1200sec 서울대학교 전기정보공학부 이상호 825,000원
158 2015-01-14 11시 11시 Si_SEG 78cycles 2매(3DL-T1, NNFC AR-11) 나노종합기술원 CMOS소자팀 전호승 720,000원
159 2015-01-15 11시 12시 undoped poly Si 50nm 2매

n+-doped poly 50nm (n+-doped poly add dep 1500sec)		 포항공과대학교 전자전기공학과 이호준 420,000원
160 2015-01-21 16시 17시 Si EPI 1000A(850sec) 4inch 1회 포항공과대학교 전자전기공학과 이준영 210,000원
161 2015-01-26 10시 15시 n-type doping(1e16)이 된 Si bare wafer에 SiGe Expitaxy 형성.

SiGe 두께 : 10 nm , SiGe mole fraction : 30%

Epitaxy 진행 전, native oxide 제거 클리닝도 진행해주세요.

DHF(100:1) 150sec + SiGe Epi 150sec		 서울대학교 전기공학부 박태형 300,000원
162 2015-01-27 10시 11시 undoped poly-Si 50nm 증착 (4인치 웨이퍼) 포항공과대학교 전자전기공학과 이호준 105,000원
163 2015-02-02 10시 18시 Si_EPI 8매 Target THK 3500A (DHF Cleaning 3회 포함)
6인치(Pattern) SNU DI8 DHF 100:1(150sec) 700/730/450 Si_Epi_SNU 1760sec
6인치(Pattern) S-TB-24 DHF 100:1(150sec) 700/730/450 Si_Epi_SNU 1760sec
6인치(Pattern) SNU DI9 DHF 100:1(150sec) 700/730/450 Si_Epi_SNU 1760sec
6인치(Pattern) CNT-MAIN-08 DHF 100:1(150sec) 700/730/450 Si_Epi_SNU 1760sec
6인치(Pattern) CNT-MAIN-07 DHF 100:1(150sec) 700/730/450 Si_Epi_SNU 1760sec
6인치(Pattern) CNT-MAIN-06 DHF 100:1(150sec) 700/730/450 Si_Epi_SNU 1760sec
6인치(Pattern) SNU D16 DHF 100:1(150sec) 700/730/450 Si_Epi_SNU 1760sec
6인치(Pattern) SNU D15 DHF 100:1(150sec) 700/730/450 Si_Epi_SNU 1760sec
 서울대학교 전기정보공학부 이상호 1,950,000원
164 2015-02-24 1시 18시 Si_SEG 3매 Target THK 40A (DHF Cleaning 1회) 서울대학교 전기정보공학부 이상호 650,000원
165 2015-03-05 1시 15시 현재 두 웨이퍼 모두 n-type doping ( 1e16 )된 SOI wafer입니다( Si 두께는 대략 45 nm ).
Laser making으로 B011, B012 로 표기되어 있습니다.

저번에 테스트 웨이퍼 진행한 것처럼 SiGe ( 30 % Ge ) epi 10 nm growth 부탁드립니다.

저번과 마찬가지로, 공정 전에 native oxide 제거 해주시면 감사하겠습니다.		 서울대학교 전기공학부 박태형 300,000원
166 2015-03-05 15시 18시 앞에서 신청한 SiGe 10 nm epi ( Ge 30 % ) 한 2개의 SOI wafer ( Laser marking : B011 , B012 ) 중 B011 로 마킹된 wafer에 Si epi growth 진행 부탁드립니다.

조건은 저번에 말씀드렷듯이 1~2 nm 두께 타겟으로 1 cycle 로 si epi 해주시면 됩니다.

마찬가지로 oxide 제거 부탁드립니다.		 서울대학교 전기공학부 박태형 300,000원
167 2015-03-05 18시 23시 Si_SEG 140cycle 3매 나노종합기술원 CMOS소자팀 전호승 1,080,000원
168 2015-03-09 12시 18시 Si_SEG 140cycle 3매
3DNY 14-08
3DNY 14-21
3DNY 14-22		 나노종합기술원 CMOS소자팀 전호승 1,080,000원
169 2015-03-12 11시 13시 Si_SEG 4cycle 1매 Target THK 40A (DHF Cleaning 1회) 서울대학교 전기정보공학부 이상호 250,000원
170 2015-03-27 16시 17시 전면 n-type emitter deposition
Si2H6/PH3=10/100, 300sec @700/740/450 8inch 1매		 포항공과대학교 전자전기공학과 윤솔 0원
171 2015-04-01 9시 18시 SNU H-01 DHF 100:1(120sec) 600/630/450 SiGe_Epi_NCNT 1380
SNU H-02 DHF 100:1(120sec) 600/630/450 SiGe_Epi_NCNT 467
SNU H-03 DHF 100:1(120sec) 600/630/450 SiGe_Epi_NCNT 467
SNU H-04 DHF 100:1(120sec) 600/630/450 SiGe_Epi_NCNT 467
SNU H-05 DHF 100:1(120sec) 600/630/450 SiGe_Epi_NCNT 257
 서울대학교 재료공학부 이재호 1,400,000원
172 2015-04-02 10시 14시 Si_SEG 100cycle 1매 나노종합기술원 CMOS소자팀 전호승 360,000원
173 2015-04-02 14시 18시 SNU D-16 DHF 100:1(30sec) 750/780/450 Si_SEG_NCNT 6cycle
S-TB-24 DHF 100:1(30sec) 750/780/450 Si_SEG_NCNT 6cycle
 서울대학교 전기정보공학부 이상호 250,000원
174 2015-04-14 13시 17시 Si-Ge Oxidation 평가 用

농도
-. 10% : 1매
-. 20% : 2매
-. 30% : 1매

Total 4매		 피에스케이(주) PT1G 류제혁 1,000,000원
175 2015-04-16 14시 16시 n-Si deposition 포항공과대학교 전자전기공학과 윤솔 0원
176 2015-05-06 16시 22시 Si_SEG 110cycle 3매
3DL-N02
NNFC AR-11
NNFC AR-12
 나노종합기술원 CMOS소자팀 전호승 1,080,000원
177 2015-05-26 13시 18시 Si_SEG 125cycle 2매
3DL-P01
3DL-N03		 나노종합기술원 CMOS소자팀 전호승 720,000원
178 2015-06-05 11시 18시 Si_SEG 110cycle 6매
3DL-P06
3DL-P09
3DL-P10
3DL-P15
3DL-P04
3DL-P03
 나노종합기술원 CMOS소자팀 전호승 2,160,000원
179 2015-07-06 10시 17시 택배로 발송한 Wafer : Si bare wafer 5장 ( Marking : 177630525L14000F4, 177630525L14000F5, 177630525L14000F4, 177630525L14000F5 )



공정 상의 약간의 문제 때문에 5장 중에서 2장( 177630525L14000F4, 177630525L14000F5 )만 먼저 공정하고 3장( 177630525L14000F4, 177630525L14000F5 )은 진행하지 않겠습니다.
번거로우시겠지만 나머지 3장은 공정 완료된 2장과 함께 그대로 보내주시기 바랍니다.


2장의 웨이퍼 ( 177630525L14000F4, 177630525L14000F5 ) 의 공정 조건은

먼저, Native Oxide 제거 후, 30 % SiGe epitaxially growth를 40 nm 타겟으로 진행해주시면 되겠습니다.		 서울대학교 전기공학부 박태형 500,000원
180 2015-07-08 13시 15시 Si_SEG 110cycle 1매 나노종합기술원 CMOS소자팀 전호승 360,000원
181 2015-07-24 10시 15시 Ge condensation test를 위한 SiGe epi growth 진행.

웨이퍼 상태는 Si bare wafer에 fin pattern만 한 상태입니다.

1. SiGe ( Ge:30 %) 40 nm epi growth
2. 바로 위에 Si 10 nm epi growth
진행해주시면 됩니다.

epi 전 native oxide 제거 부탁드립니다.		 서울대학교 전기공학부 박태형 600,000원
182 2015-07-27 1시 17시 SiGe/Si/Sub Si , SiGe/Sub Si film 형성
#1. SiGe 30% 40nm
#2. Si_Epi 100nm + SiGe 30% 40nm		 연세대학교 신소재공학과 김영모 700,000원
183 2015-07-28 14시 18시 포항TP_나노융합 전문인력 양성과정_Thinfilm 나노융합기술원 교육홍보팀 김병수 400,000원
184 2015-07-29 13시 15시 Si_SEG 70cycle 1매 나노종합기술원 CMOS소자팀 전호승 360,000원
185 2015-07-30 13시 17시 Intrinsic Si+SiGe:B(in-situ) Process with Preclean @600C 연세대학교 신소재공학과 윤성열 300,000원
186 2015-08-07 13시 15시 Si_SEG 45cycle 1매 나노종합기술원 CMOS소자팀 전호승 360,000원
187 2015-08-11 10시 15시 Si 기판위에 SiGe증착
SiGe_Epi Process with Preclean @560C 6inch 2매		 연세대학교 반도체메모리공정연구실 박지우 500,000원
188 2015-08-17 15시 17시 Intrinsic Si Process Si2H6 45sccm 600sec @650C 연세대학교 신소재공학과 윤성열 250,000원
189 2015-08-24 10시 15시 B-doped SiGe는 550도 Si2H6 20 sccm / GeH4 50 sccm / B2H6 100 sccm 170초 증착 2매 연세대학교 신소재공학과 김영모 400,000원
190 2015-08-25 10시 15시 Si 증착 precleaning SF6, Cl2를 30sec로 진행
Si_Epi 700도 100nm 6inch 2매		 연세대학교 신소재공학과 김영모 300,000원
191 2015-08-27 17시 18시 p+doped Si 700A 증착 포항공과대학교 전자전기공학과 이호준 210,000원
192 2015-09-03 10시 18시 보낸 3개의 bare wafer 공정 조건은

SiGe epi 40nm ( Ge 함량 : 30% ) 로 올려주시면 됩니다.

epi 전에 native oxide 제거 부탁드립니다.		 서울대학교 전기공학부 박태형 700,000원
193 2015-09-07 10시 23시 2015 9/7 SNU 6인치 SNU K-05 DHF 100:1(120sec) 560/610/450 SiGe_Epi_10-45
2015 9/7 SNU 6인치 SNU K-01 DHF 100:1(120sec) 560/610/450 SiGe_Epi_10-45
2015 9/7 SNU 6인치 SNU K-02 DHF 100:1(120sec) 560/610/450 SiGe_Epi_10-45
2015 9/8 SNU 6인치 SNU K-06 DHF 100:1(120sec) 560/610/450 SiGe_Epi_10-85
2015 9/8 SNU 6인치 SNU K-03 DHF 100:1(120sec) 560/610/450 SiGe_Epi_10-85
2015 9/8 SNU 6인치 SNU K-04 DHF 100:1(120sec) 560/610/450 SiGe_Epi_10-85
with Pre-Cleaning		 서울대학교 재료공학부 이재호 1,000,000원
194 2015-09-14 9시 12시 #1 SiB_Epi_20-20 300sec
#2 SiB_Epi_20-60 300sec
#3 SiB_Epi_20-100 300sec
#4 SiP_Epi_45-10 800sec
#5 SiP_Epi_45-50 800sec
#6 SiP_Epi_45-90 800sec
#11 SiGeP_Epi_12-21-100 390sec
#14 SiGeB_Epi_20-70-100 100sec
with Pre-Cleaning(DHF 100:1) 3회		 연세대학교 신소재공학과 김영모 1,900,000원
195 2015-09-16 13시 18시 1. Cleaning : RCA
2. SiGe epi - layer deposition
-Ge contents : 10, 20, 30%
-Thickness : 200Å
3. Wafer
-Type/Dopant : P/Boron
-Resistivity : 1-10Ω
-Orientation : (100)
-웨이퍼는 총 4장 구매하며여 3장은 위 조건대로 해주시고 1장은 reference로 SiGe 증착 없이 cleaning만 부탁드립니다.		 인하대학교 신소재공학과 이동휘 970,000원
196 2015-09-17 10시 13시 SiGe_SEG 100A 2매 with pre-Cleaning 서울대학교 전기컴퓨터공학부 김장현 600,000원
197 2015-09-21 12시 13시 Si_Epi 1000A with pre-Cleaning 연세대학교 신소재공학과 김영모 250,000원
198 2015-10-12 11시 18시 1. Native oxide 제거: DHF(100:1) 30sec 2매
2. SiGe(Ge 함량 30%) 80nm SEG : SiGe_SEG Process @600C 2매
3. Si 10nm SEG : Si_SEG Process @750C 2매		 서울대학교 전기정보공학부 이륭빈 600,000원
199 2015-10-30 9시 18시 1. SPM 10min +DHF 1min
2. SiGe Epi 40nm 6inch 5매(5회)
3. SiGe SEG + Si Epi 1매(2회)		 서울대학교 전기정보공학부 이륭빈 1,500,000원
200 2015-11-05 10시 11시 30nm P 증착
10시에서 11시 사이에 진행할 것 같습니다.		 포항공과대학교 전자전기공학과 윤솔 105,000원
201 2015-11-16 15시 16시 n형 실리콘 epitaxy 증착
1000A target		 포항공과대학교 전자전기공학과 윤솔 210,000원
202 2015-12-07 13시 15시 n형 실리콘 증착 한시에서 두시사이 공정진행예정이며 연락드리겠습니다 포항공과대학교 전자전기공학과 윤솔 315,000원
203 2016-01-01 10시 12시 Si 및 Si0.7Ge0.3 5nm Selective Epitaxial Growth 공정을 각 4장씩 총 8장 의뢰로 진행함
(기종 선임연구원님께 사전협의 후 의뢰)		 서강대학교 전자공학과 이장우 600,000원
204 2016-01-01 14시 16시 Si 및 Si0.7Ge0.3 5nm Selective Epitaxial Growth 공정 각 4장씩 총 8장을 의뢰로 진행함.
(기종 선임연구원님께 사전협의 후 의뢰)		 서강대학교 전자공학과 이장우 750,000원
205 2016-01-13 10시 17시 condensation 공정을 위한 sige 증착
1. Pre-Cleaning DHF
2. SiGe Epi 30nm 6inch 5매(5회)		 서울대학교 전기정보공학부 이륭빈 1,000,000원
206 2016-02-01 11시 17시 2-3-1 ~2-3-2 Si Depo UHV-CVD Si/Ge(30/1500Å) 연속 작업 2매
<전처리 무상진행 총 610,000원 차감/아래 상세 내역 참고>
test_01
0-2-1 fab-in clean 135,000 원
Test_02
2-2-1 Ge Clean SC-1, DHF 225,000 원
0-2-1 fab-in clean SPM 10min + DHF 1min 250,000 원
총 610,000원		 고려대학교 전기전자공학부 장환준 470,000원
207 2016-02-11 15시 16시 p-Si 500A 증착
P_Si_Epi_KMD 400sec 8inch 2매 증착		 전북대학교 전자공학부 김기현 210,000원
208 2016-02-22 9시 18시 SiGe_Epi 6inch 2매 고려대학교 반도체시스템공학과 김승근 600,000원
209 2016-02-23 14시 17시 SiOx/SiNx 박막 위에 Si epi. 형성
Si_SEG 130cycle 8inch 1매 		나노종합기술원 나노구조개발팀 형정환 360,000원
210 2016-02-24 10시 11시 146:50sccm 100nm 증착 포항공과대학교 전자전기공학과 윤솔 105,000원
211 2016-02-25 11시 16시 SiOx/SiNx 박막 위에 Si epi. 형성
Si_SEG 140cycle 8inch 2매 		나노종합기술원 나노구조개발팀 형정환 720,000원
212 2016-03-16 11시 15시 SiGe_Epi 6inch 1매 고려대학교 반도체시스템공학과 김승근 200,000원
213 2016-03-21 14시 18시 Oxide/Nitride
2매 (#T8, T9) + 7매 (#T10 ~ #T16)
전세정: 45초(전과동, 1000:1 DHF)
성장: 160 싸이클 (7200A 성장 타겟) Si_SEG Process		 나노종합기술원 나노구조개발팀 형정환 3,240,000원
214 2016-04-11 13시 16시 SiGe 40% 60nm with pre-cleaning DHF & spin dryer 고려대학교 반도체시스템공학과 김승근 200,000원
215 2016-04-14 18시 19시 30nm n type Si deposition
8inch 2회		 포항공과대학교 전자전기공학과 윤솔 210,000원
216 2016-04-14 9시 10시 P_Si_Epi_12-5(Si2H6/B2H6) 330sec 1회 포항공과대학교 창의IT융합공학과 조현수 0원
217 2016-04-15 10시 18시 3장(뒷면 마킹 넘버 끝자리가 각각 93, 94, 97) SiGe(Ge 30%) epitaxy 30nm
공정 전에 HF cleaning으로 native oxide 제거		 서울대학교 전기정보공학부 이륭빈 600,000원
218 2016-04-18 10시 15시 1장(뒷면 마킹 넘버 끝자리가 249) Si epitaxy 30nm
공정 전에 HF cleaning으로 native oxide 제거		 서울대학교 전기정보공학부 이륭빈 150,000원
219 2016-04-28 16시 18시 recipe: P_Si_Epi_12-10
time: 330sec
target thickness: 300A
조각sample 1회		 포항공과대학교 창의IT융합공학과 조현수 0원
220 2016-05-09 16시 18시 P_Si_Epi_12-5 330sec 조각 1회 포항공과대학교 창의IT융합공학과 조현수 0원
221 2016-05-12 19시 20시 phosphorous 30 nm 증착공정 포항공과대학교 전자전기공학과 윤솔 210,000원
222 2016-05-24 10시 12시 P_Si_Epi_12-5 포항공과대학교 창의IT융합공학과 조현수 0원
223 2016-05-24 14시 17시 SiGe_Epi 15-90 60nm 1회
DHF Pre-Clean		 고려대학교 전기전자공학부 정승근 240,000원
224 2016-05-25 11시 15시 2-1-2 Ge Si depo. Si 30A
2-1-3 Ge Ge depo. Ge 2000A
 고려대학교 전기전자공학부 장환준 0원
225 2016-05-26 10시 13시 p-SiGeB (약 30%) / i-Si / n-Si:P 두께는 40nm/100nm/60nm
p-SiGe:B -> 20승 / n-Si:P -> 19승
pin diode제작 및 v TFET device 제작용		 연세대학교 반도체메모리공정연구실 박지우 500,000원
226 2016-05-30 14시 15시 30nm Phosphorous 증착 포항공과대학교 전자전기공학과 윤솔 105,000원
227 2016-05-30 9시 12시 Si 30A/ Ge 2000A 연속작업 고려대학교 전기전자공학부 장환준 788,000원
228 2016-05-31 14시 15시 Ptype Si deposition 포항공과대학교 창의IT융합공학과 조현수 0원
229 2016-06-01 16시 18시 (#T17 ~ #T24)
160 싸이클 (7200A 성장 타겟) Si_SEG Process 8매		 나노종합기술원 나노구조개발팀 형정환 2,880,000원
230 2016-06-08 15시 17시 SiGe 20% 50nm 1회 포항공과대학교 전자전기공학부 윤솔 140,000원
231 2016-06-08 17시 19시 P_Si_Epi_KMD 50nm 2회 포항공과대학교 전자전기공학부 윤솔 210,000원
232 2016-06-10 11시 11시 MOS Capacitor의 body로 사용할 SiGe 증착 서울대학교 전기정보공학부 이륭빈 600,000원
233 2016-06-14 11시 12시 P_Si_Epi_14-10 180sec 30nm 1회 포항공과대학교 창의IT융합공학과 조현수 105,000원
234 2016-06-23 11시 13시 SiGe_Epi 10-90 60nm 1회
DHF Pre-Clean		 고려대학교 전기전자공학부 정승근 240,000원
235 2016-07-01 9시 17시 HY_N_Si_Epi 600sec 300A 5매 포항공과대학교 창의IT융합공학과 조현수 525,000원
236 2016-07-05 13시 17시 P type Si 30 nm Epi 6매 포항공과대학교 창의IT융합공학과 조현수 630,000원
237 2016-08-30 13시 18시 나노융합 전문인력양성 교육 프로그램_Thinfilm 대구대학교 중앙기기원 차정호 3,000,000원
238 2016-11-01 16시 18시 n-type Si_Epi 30nm 1회 포항공과대학교 전자전기공학부 윤솔 105,000원
239 2016-11-02 10시 15시 Intrinsic-SiGe 30, 40% 60nm 각 2매 with pre-cleaning DHF & spin dryer 고려대학교 반도체시스템공학과 김승근 840,000원
240 2016-11-08 15시 13시 (#01 ~ #04)
160 싸이클 (7200A 성장 타겟) Si_SEG Process 3매		 나노종합기술원 나노구조개발팀 형정환 1,080,000원
241 2016-11-09 13시 16시 나노융합 전문인력양성 교육_ThinFilm 계명대학교 화학공학과 서숭혁 4,000,000원
242 2016-11-10 12시 16시 n-type in-situ SiGe flim 1매 with pre-cleaning DHF & spin dryer 고려대학교 반도체시스템공학과 김승근 210,000원
243 2016-11-10 8시 10시 P type Epi Growth / N type Epi Growth 포항공과대학교 창의IT융합공학과 조현수 210,000원
244 2016-11-22 10시 18시 FET 채널로 사용할 물질로 SiGe 증착
6inch 4매 with DHF Pre-Clean		 서울대학교 전기정보공학부 이륭빈 800,000원
245 2016-11-29 11시 20시 N-type Si Epi 7매 전북대학교 전자공학부 김기현 735,000원
246 2016-11-30 10시 16시 SiGeP_Epi_15-67.5-150 60nm 6inch
SiGeP_Epi_15-67.5-200 60nm 6inch
with pre-cleaning DHF & spin dryer		 고려대학교 반도체시스템공학과 김승근 780,000원
247 2016-12-01 15시 15시 SOI 기판 제작 용도
실리콘 웨이퍼 위에 Beryllium oxide film을 20-30nm 증착
Si_Epi 6매		 연세대학교 미래융합기술원 이승민 900,000원
248 2016-12-14 15시 16시 100 nm n-Si 증착 포항공과대학교 전자전기공학과 윤솔 210,000원
249 2016-12-15 12시 18시 Si Epi 5nm 6inch 4매 서강대학교 전자공학과 이장우 600,000원
250 2016-12-23 10시 12시 MOSFET 채널로 사용할 SiGe 증착
SiGe(30%) 30nm with DHF pre-Cleaning 6inch 4매		 서울대학교 전기정보공학부 이륭빈 800,000원
251 2016-12-23 13시 14시 \'16.12.22 - DHF and Silicon 9e19 P-type Epi KAIST 전기및전자공학부 박상준 150,000원
252 2017-01-04 15시 16시 Si, Glass 조각 4개 위에 Si Epitaxy 50nm 증착 부탁드립니다. 포항공과대학교 기계공학과 김인기 105,000원
253 2017-01-05 16시 17시 n-type silicon epitaxy 30nm 8inch 1매 포항공과대학교 전자전기공학부 윤솔 105,000원
254 2017-02-06 9시 15시 SiGeB_Epi_15-67-100 60nm 6inch
SiGeP_Epi_10-90-100 60nm 6inch
with pre-cleaning DHF & spin dryer		 고려대학교 반도체시스템공학과 김승근 360,000원
255 2017-02-08 13시 18시 나노융합기술 전문인력양성프로그램_ThinFilm 대구대학교 중앙기기원 차정호 1,000,000원
256 2017-02-23 13시 14시 농도 조절 포항공과대학교 전자전기공학과 윤솔 420,000원
257 2017-03-03 10시 20시 SNU-H-16, SNU-H-17, SNU-H-18, SNU-H-19, SNU-H-20
Si0.7Ge0.3 에피 500 Å 성장 		서강대학교 전자공학과 이장우 800,000원
258 2017-03-06 14시 16시 SiGeB_Epi_15-67-50
SiGeB_Epi_15-67-150
SiGeP_Epi_10-90-50
SiGeP_Epi_10-90-150
6inch 60nm target 각 1매		 고려대학교 반도체시스템공학과 김승근 840,000원
259 2017-03-08 11시 13시 Pre-cleaning 없이 500A의 Silicon Epi
샘플 [ BeO on Si: (100), (110), (111) / Bare Si: (100), (110), (111) ] 		연세대학교 미래융합기술원 이승민 150,000원
260 2017-03-09 10시 18시 SNU-H-11, 12, 13 : 일반 Si 50 nm 에피 공정
DHF-SPM-DHF 를 1 cycle로 5회 반복
pre-cleaning 조건은 전과 동일하게 SF6 30초, Cl2 30초
공정 후 Nitride deposition
SNU-H-14 : DHF-SPM-DHF 의 클리닝과 챔버 내 클리닝 만 진행 후 Nitride deposition		 서강대학교 전자공학과 이장우 600,000원
261 2017-03-22 9시 17시 SiGeB_Epi_10-90-50
SiGeB_Epi_10-90-100
SiGeB_Epi_10-90-150
SiGeP_Epi_10-90-50
6inch 60nm target 각 1매		 고려대학교 반도체시스템공학과 김승근 840,000원
262 2017-03-23 13시 18시 SiGe_Epi 3회 서강대학교 전자공학과 이장우 600,000원
263 2017-03-24 13시 18시 Si_Epi 3회 서강대학교 전자공학과 이장우 450,000원
264 2017-03-27 15시 10시 Ge_Epi @400C 500nm with pre-Cleaning
- Ge samples: SPM-SPM-DHF
- GaAs samples: NH4OH(30%):DI(1:6) 상온 30초 - DI rinsing 		고려대학교 전기전자공학부 장환준 900,000원
265 2017-04-05 10시 23시 - SOI wafer 3장 ( Si 100nm / BOX 375 nm)
: STC-REKUC305, STC-REKUC316, STC-REKUC322

(1) STC-REKUC305
SiGe 20 nm 증착 후 Si 3 nm 증착

(2) STC-REKUC316
SiGe 20 nm 증착 후 Si 7 nm 증착

(3) STC-REKUC322
SiGe 20 nm 증착 후 Si 20 nm 증착(->Si 12nm로 변경)

*DHF 100:1 30sec Pre-Cleaning

 서울대학교 전기공학부 박태형 600,000원
266 2017-04-11 14시 15시 Si_Epi 50nm 연세대학교 미래융합기술원 이승민 0원
267 2017-04-13 10시 17시 Ge_Epi @400C 100nm with pre-Cleaning SPM-SPM-DHF
sample #1,2,3		 고려대학교 전기전자공학부 장환준 600,000원
268 2017-04-14 9시 15시 Si_Epi 60sec(#1), 180sec(#2) 고려대학교 전기전자공학부 장환준 300,000원
269 2017-04-17 11시 14시 ME027 - - - Si 에피, 44초 공정 진행 (110 방향으로 4nm 성장 타겟)
ME087 - - - Si 에피, 66초 공정 진행 (110 방향으로 6nm 성장 타겟)
ME101 - - - Si 에피, 88초 공정 진행 (110 방향으로 8nm 성장 타겟)

pre-cleaning (DHF -> SPM -> DHF, 5회 반복) 		서강대학교 전자공학과 이장우 450,000원
270 2017-04-18 16시 18시 ME026 - - - SiGe 에피, 100초 공정 진행 (110 방향으로 4nm 성장 타겟)
QB144 - - - SiGe 에피, 150초 공정 진행 (110 방향으로 6nm 성장 타겟)
QB148 - - - SiGe 에피, 200초 공정 진행 (110 방향으로 8nm 성장 타겟)
pre-cleaning (DHF -> SPM -> DHF, 5회 반복) 		서강대학교 전자공학과 이장우 600,000원
271 2017-04-19 14시 18시 Poly-Si Temp, RF, Time split test #1~4 삼성디스플레이 연구소 최재혁 840,000원
272 2017-04-27 10시 13시 사전 cleaning은 다 한뒤 보내드립니다. epi전에 hf cleaning만 해주시고 진행해주시면 감사하겠습니다.
SiGe epi시 ge의 함량은 20%로 두께는 70nm로 진행해주시면 감사하겠습니다.		 서울대학교 전기정보공학부 이륭빈 1,000,000원
273 2017-05-02 10시 12시 - Si bare wafer 4장 : LX266A571018D1 , LX266A571061E5, LX266A571005CS, LX266A571069H0

(1) LX266A571018D1
SiGe 20 nm 증착 후 Si 2 nm 증착

(2) LX266A571061E5
SiGe 20 nm 증착 후 Si 3 nm 증착

(3) LX266A571005CS
SiGe 20 nm 증착 후 Si 7 nm 증착

(4) LX266A571069H0
SiGe 20 nm 증착 후 Si 12 nm 증착		 서울대학교 전기공학부 박태형 800,000원
274 2017-05-10 13시 19시 Si bare wafer입니다. 총 2장 보내드리며
플랫존 부근 웨이퍼 마커를 살펴보시면 끝자리가 각각 \'C0\', \'D1\' 입니다.
그 중 한 장(C0)에는 SiGe(Ge 50%) 30nm, 다른 한 장(D1)은 SiGe(Ge 60%) 30nm 로 epitaxy 공정 부탁드립니다.
(Ge 60% SiGe의 경우 critical thickness를 잘 모르는데, 30nm가 가능하면 진행해 주시면 감사하겠습니다)
공정 이전에 HF cleaning으로 native oxide 지워주시면 감사하겠습니다.
 서울대학교 전기정보공학부 이륭빈 400,000원
275 2017-05-15 14시 18시 P epitaxial 증착 30 nm
8inch 4매 		포항공과대학교 전자전기공학과 윤솔 450,000원
276 2017-05-17 13시 15시 P_Si_Epi_14-10 180sec 조각 1회 포항공과대학교 전자전기공학부 윤솔 112,500원
277 2017-05-23 15시 18시 Ge_Epi 3hr 고려대학교 전기전자공학부 장환준 1,070,000원
278 2017-05-25 16시 12시 Si & SiGe deposition
Si2H6 & GeH4 gas ratio, RF & Time split test #1~5 on T-Ox wafer		 삼성디스플레이 연구소 최재혁 1,300,000원
279 2017-06-01 15시 16시 전화로 문의 드린 SiGe 1:1 비율 박막입니다. 서울대학교 화학부 강상민 200,000원
280 2017-06-02 13시 18시 n doped si
#1,2,4,11,12 HY_N_EPI_1 600sec 30nm 8inch 5매		 전북대학교 전자공학부 김기현 562,500원
281 2017-06-03 14시 17시 02번 웨이퍼 : SiGe 에피 공정 100초
03번 웨이퍼 : SiGe 에피 공정 100초
04번 웨이퍼 : SiGe 에피 공정 100초
05번 웨이퍼 : SiGe SEG 공정 100초


챔버 내 pre-CLN은 SF6/Cl2 각각 30초씩
서강대학교 전자공학과 이장우 800,000원
282 2017-06-13 11시 17시 n-type Si_Epi 3회 포항공과대학교 전자전기공학부 윤솔 337,500원
283 2017-06-14 11시 19시 Ge_Epi 3hr 고려대 전기전자 장환준 950,000원
284 2017-06-15 14시 19시 3차 실험 #1~6
3차 #1 Si_Ar_RF
3차 #2 SiGe_Ar_RF
3차 #3 Ge_Ar_RF
3차 #3 Si_Ar_RF
3차 #4 Ge_Ar_RF
3차 #4 Si_Ar_RF
3차 #5 Ge_Ar_RF
3차 #5 SiGe_Ar_RF
3차 #6 Ge_Ar_RF
3차 #6 SiGe_Ar_RF
 삼성디스플레이 연구소 최재혁 1,440,000원
285 2017-06-17 10시 16시 Ge_Epi 3hr
Pre-Cleaning: Wet Station SPM 10min & SC-1 10min		 고려대 전기전자 장환준 800,000원
286 2017-06-19 13시 18시 Si bare wafer입니다. 총 4장 보내드리며
기존에 써왔던 레시피 이용하여 Ge 함량 30%인 SiGe 30 nm 성장 의뢰하겠습니다.
공정 이전에 HF cleaning으로 native oxide 지워주시면 감사하겠습니다.		 서울대학교 전기정보공학부 이륭빈 800,000원
287 2017-06-20 11시 13시 n-type Si_Epi 30nm 8inch 1매 전북대학교 전자공학부 김기현 112,500원
288 2017-06-30 10시 16시 나노융합기술 전문인력양성 교육_Thinfilm 대구대학교 중앙기기원 차정호 4,000,000원
289 2017-07-01 9시 9시 Si_SEG 160cycle 8inch 7매 나노종합기술원 나노구조개발팀 형정환 2,520,000원
290 2017-07-04 10시 12시 2장 조각 진행 포항공과대학교 전자전기공학과 윤솔 225,000원
291 2017-07-12 11시 12시 SiGE_B_EPI 10 -90 - 150 recipe 60 nm target 포항공과대학교 전자과 백상원 150,000원
292 2017-07-21 16시 17시 SiGE_B_EPI 15 -45 - 100 recipe 4~50 nm target 포항공과대학교 전자과 백상원 150,000원
293 2017-07-28 10시 17시 Ge_Epi 3hr 고려대학교 전기전자공학부 장환준 950,000원
294 2017-08-08 10시 17시 Si bare wafer에 SiGe/Si/SiGe 적층 하려고 합니다.

SiGe는 Ge 농도 30% (Si0.7Ge0.3), 두께 50 nm
그 위의 Si는 두께 50 nm
마지막으로 그 위에 SiGe Ge 농도 30%, 두께 50 nm

로 epitaxy 공정 진행 부탁드립니다.
 서울대학교 전기정보공학부 이륭빈 580,000원
295 2017-08-14 10시 17시 자세한 증착 관련 내용은 메일로 다시금 보내드리겠습니다.
1. SiGe epi (Ge 30%, epi 두께 500A) : 6장
2. SiGe / Si epi (Ge 30%, SiGe epi 두께 500A + Si epi 두께 1500A) : 6장		 서울대학교 전기정보공학부 이륭빈 2,700,000원
296 2017-08-29 12시 18시 N-type 8\' silicon (100) wafer 를 기판으로하여 (
native oxide 크리닝 진행 후
기존의 chamber 내의 plasma cleaning 진행하여
총 3 장의 wafer를 증착 예정입니다.

1. un-doped Si 50nm 증착 후 Si:B 50nm 증착
-un-doped Silicon 의 recipe는 600\'C에서 DS 45sccm 으로 1000s 증착
-Boron doped Silicon 의 recipe는 600\'C에서 DS 45sccm, DB 20sccm 으로 1000s 증착
(recipre를 growth 1, 2 로 나누어 한 개의 recipe로 증착 부탁드립니다. 단 growth 1,2 사이에 Ar purge 2min, pumping 3min 정도 진행 부탁드립니다.)
(기존 사용하시던 recipe와 상이하시면 inform 부탁 드립니다.)

2.1. un-doped Si 25nm 증착 후 Si:B 50nm 증착
-un-doped Silicon 의 recipe는 600\'C에서 DS 45sccm 으로 500s 증착
-Boron doped Silicon 의 recipe는 600\'C에서 DS 45sccm, DB 20sccm 으로 1000s 증착
(recipre를 growth 1, 2 로 나누어 한 개의 recipe로 증착 부탁드립니다. 단 growth 1,2 사이에 Ar purge 2min, pumping 3min 정도 진행 부탁드립니다.)

3. undoped Si 50nm증착 후 chamber에서 loadlock chamber로 샘플 꺼내지 않고
susceptor position 만 0mm (home position)으로 바꾸어주고
process chamber의 온도를 500\'C로 하강하여 SiGe:B 증착
- undoped silicon 의 증착 조건은 위의 조건과 동일하게 600\'C에서 DS 45 sccm 1000s
- boron doped silicon 의 증착 조건은 500\'C에서 DS 20 G 30 B 20 으로 1000s

 연세대학교 반도체메모리공정연구실 박지우 660,000원
297 2017-08-31 9시 17시 SiGe_Epi 30nm 4매 서울대학교 전기정보공학부 이륭빈 800,000원
298 2017-09-08 10시 15시 Si epi 150나노 의뢰합니다. 서울대학교 전기정보공학부 이륭빈 900,000원
299 2017-09-14 13시 16시 안녕하세요 손현철교수님 연구실의 박지우입니다.
이전에 공정 요청 드렸던 p-i-n stack 과같이

N-type 8\' silicon (100) wafer 를 기판으로하여
native oxide 크리닝 진행 후
기존의 chamber 내의 plasma cleaning 진행하여

2.1. un-doped Si 100nm 증착 후 Si:B 50nm 증착
-un-doped Silicon 의 recipe는 600\\\'C에서 DS 45sccm 으로 2000s 증착
-Boron doped Silicon 의 recipe는 600\\\'C에서 DS 45sccm, DB 20sccm 으로 1000s 증착
(recipre를 growth 1, 2 로 나누어 한 개의 recipe로 증착 부탁드립니다. 단 growth 1,2 사이에 Ar purge 2min, pumping 3min 정도 진행 부탁드립니다.)

그리고 혹시 Si:B layer에 대한 doping concentration 을 측정할 방법이 있는지요?

 연세대학교 반도체메모리공정연구실 박지우 450,000원
300 2017-09-20 11시 17시 SiGe_Epi 조각 1회
SiGe_SEG 조각 1회		 고려대학교 반도체시스템공학과 김승근 400,000원
301 2017-09-21 9시 13시 HY_N_Epi 조각 4회 포항공과대학교 전자전기공학과 윤솔 450,000원
302 2017-11-02 13시 17시 전문인력양성사업 교육_ThinFilm 나노융합기술원 교육홍보팀 이현규 2,000,000원
303 2017-11-06 12시 12시 그룹 A : 006A , 007A, STC-~C234
SOI (뒷면, STC-~~~C234) : SiGe 50nm / Si 50nm / SiGe 50nm
Si (006A) : SiGe 50nm / Si 50nm / SiGe 50nm
Si (007A) : SiGe 50nm
그룹 B : 008A, 009A, 010A, 011A
Si (008A) : SiGe 40nm / Si 40nm
Si (009A) : SiGe 40nm / Si 40nm
Si (010A) : SiGe 40nm / Si 40nm
Si (011A) : SiGe 40nm / Si 40nm
그룹 C : 014C,015C
Si (014C) : SiGe 50nm / Si 50nm / SiGe 50nm
Si (015C) : SiGe 50nm / Si 50nm / SiGe 50nm		 서울대학교 전기정보공학부 이륭빈 3,600,000원
304 2017-11-06 14시 14시 서울대학교 이준일입니다. (계정은 아주대 계정입니다.)

모두 SiGe의 Ge함량이 30%인 것으로 하겠으며, 두께는
3장 (STC-189, 239, 240) 10 nm
1장 (STC-325) 20 nm 으로 하겠습니다.총 4장입니다.
아주대학교 전자공학과 김상완 800,000원
305 2017-11-10 10시 11시 SiGe_Epi 50nm 포항공과대학교 전자과 백상원 250,000원
306 2017-11-13 10시 17시 SiGe_SEG 30% 3회 / 50% 3회
temperature split test @450/500/550 degree celsius		 고려대학교 반도체시스템공학과 김승근 1,500,000원
307 2017-11-27 9시 12시 SiGe_Epi process 서강대학교 전자공학과 이장우 2,850,000원
308 2017-12-05 9시 13시 계명대학교 나노융합기술교육_Thinfilm 계명대학교 화학공학과 서숭혁 1,400,000원
309 2017-12-07 10시 16시 SOI (C236 : SiGe 50nm / Si 50nm / SiGe 50nm
Si (020A : SiGe 50nm / Si 50nm / SiGe 50nm
Si (021A : SiGe 50nm
Si (022A : SiGe 40nm / Si 40nm
Si (023A : SiGe 40nm / Si 40nm
Si (024A : SiGe 40nm / Si 40nm
Si (025A : SiGe 40nm / Si 40nm
Si (026A : SiGe 50nm / Si 50nm / SiGe 50nm
Si (027A : SiGe 50nm / Si 50nm / SiGe 50nm		 서울대학교 전기정보공학부 이륭빈 3,600,000원
310 2017-12-11 10시 16시 Si (032A : SiGe 50nm / Si 50nm / SiGe 50nm
Si (033A : SiGe 50nm
Si (034A : SiGe 40nm / Si 40nm
Si (035A : SiGe 40nm / Si 40nm
Si (036A : SiGe 40nm / Si 40nm
Si (037A : SiGe 40nm / Si 40nm
Si (038A : SiGe 50nm / Si 50nm / SiGe 50nm
Si (039A : SiGe 50nm / Si 50nm / SiGe 50nm		 서울대학교 전기정보공학부 이륭빈 3,000,000원
311 2017-12-14 14시 13시 SC-II Pre-Cleaning
SiGe_Epi 160sec 2매
SiGe_SEG 160sec(8cycle) 3매
SiN 200nm deposition 6매 		서강대학교 전자공학과 이장우 0원
312 2017-12-19 12시 16시 #1 SiN 0.3um
#1~9 Pre-Cleaning DHF(100:1) 30sec
#1~9 SiGeP_15-67.5-50 2000sec @500C
#5 Ellipsometer Measurement		 고려대학교 반도체시스템공학과 김승근 500,000원
313 2017-12-26 11시 16시 자세한 사항은 메일로 보내드렸습니다. 성균관대학교 전자전기공학과 배주현 800,000원
314 2018-01-11 10시 18시 전문인력양성교육_소자공정_Thinfilm 나노융합기술원 교육홍보팀 이현규 800,000원
315 2018-01-15 16시 20시 6 inch
DHF (100:1) 50sec
SiGe (30%) 30nm
Ge 200nm
1*1 cm2 sample 9ea		 포항공과대학교 물리학과 조도형 480,000원
316 2018-01-18 9시 17시 메일로 자세한 부분을 표시해두었습니다.
SiGe 30%, 400A epi 3장
si 1500A epi 2장
SiGe 30% 400A + Si epi 400A 3장
SiGe 30% 400A + Si epi 1500A 1장
총 SiGe 7회 + Si 6회
 서울대학교 전기정보공학부 이륭빈 0원
317 2018-01-23 15시 13시 Germanium epi. 성장
350C / GeH4 / 60 sccm / 20분
420C / GeH4 / 60 sccm / 20분
400C / GeH4 / 40 sccm / 30분
400C / GeH4 / 20 sccm / 30분		 성균관대학교 전자전기공학과 배주현 800,000원
318 2018-01-25 10시 18시 WISET 사업 교육_Thinfilm 나노융합기술원 교육홍보팀 이현규 1,500,000원
319 2018-01-29 15시 11시 Pre-Cleaning DHF(100:1) 30sec
SiGeP_15-67.5-50 2000sec @500C 2회
Ellipsometer Measurement		 고려대학교 반도체시스템공학과 김승근 400,000원
320 2018-01-31 16시 18시 SiGe_Epi 10nm with pre-cleaning DHF(60sec) 서울대학교 전기정보공학부 이륭빈 0원
321 2018-02-05 10시 14시 TIDL-TFET-1,2,3
TIDL-B-09,10
SiGe_Epi (5)
TIDL-LJW-17
DHF-SiGe_Epi(1)-SiN		 서강대학교 전자공학과 이장우 0원
322 2018-02-05 15시 15시 SiGe_Epi deposition 아주대학교 전자공학과 김상완 2,000,000원
323 2018-02-06 16시 18시 SiGe_Epi deposition 아주대학교 전자공학과 김상완 2,000,000원
324 2018-02-08 11시 18시 HT& LT Germanium epi.성장 성균관대학교 전자전기공학과 배주현 400,000원
325 2018-02-12 10시 14시 SiGe_Epi & Si_Epi deposition 아주대학교 전자공학과 김상완 1,450,000원
326 2018-02-20 10시 17시 1. SOI 2장 (U084, U085) - Si 150nm epi

2. Si 2장 (22D, 23D) - SiGe (Ge content 20%) 40nm

3. Si 2장 (24D, 25D) - SiGe (Ge content 30%) 40nm		 서울대학교 전기정보공학부 이륭빈 0원
327 2018-02-26 10시 16시 SPM 10min, Pre-Cleaning DHF(100:1) 50sec
SiGeP_Epi_15-67.5-50 2000sec @500C 1회
SiGeP_SEG_15-67.5-50 100cycle(dep 20/etch 4sec) @500C 1회
Ellipsometer Measurement		 고려대학교 반도체시스템공학과 김승근 800,000원
328 2018-03-02 10시 18시 (실 의뢰자 : 서울대학교 이륭빈)

6인치 SOI wafer 7장, Si wafer 2장입니다.

그 중 SOI wafer 1장은 Si epi 150 nm,

SOI wafer 2장은 SiGe/Si epi 각 40 nm,

SOI wafer 2장은 SiGe/Si/SiGe epi 각 40 nm,

나머지 SOI wafer 2장 및 Si wafer로는 SiGe/Si/SiGe/Si epi 각 40 nm 부탁드립니다.

자세한 내용 다시 메일 보내드리겠습니다.		 아주대학교 전자공학과 김상완 4,400,000원
329 2018-03-05 15시 13시 TEST-B-17~23 in-situ cleaning (SF6, Cl2 30sec)
-> Si0.7Ge0.3 Epi Split 120~500sec		 서강대학교 전자공학과 이장우 0원
330 2018-03-19 10시 13시 (실 의뢰자 : 서울대학교 이륭빈)

6인치 SOI wafer 7장, Si wafer 2장입니다.

그 중 SOI wafer 1장은 Si epi 150 nm,

SOI wafer 2장은 SiGe/Si epi 각 40 nm,

SOI wafer 2장은 SiGe/Si/SiGe epi 각 40 nm,

나머지 SOI wafer 2장 및 Si wafer로는 SiGe/Si/SiGe/Si epi 각 40 nm 부탁드립니다.

자세한 내용 다시 메일 보내드리겠습니다.		 서울대학교 전기정보공학부 이륭빈 0원
331 2018-03-22 13시 17시 E107 : SPM cleaning (standard) -> 100:1 dHF 50초 -> in-situ cleaning (SF6 30초, Cl2 30초) -> SiGe 에피 성장 100초 (SEG 아님)
TEST-B-24 : SPM cleaning (standard) -> 100:1 dHF 50초 -> in-situ cleaning (SF6 30초, Cl2 30초) -> SiGe 에피 성장 100초 (SEG 아님)
E058 : SPM cleaning (standard) -> 100:1 dHF 50초 -> in-situ cleaning (SF6 30초, Cl2 30초) -> SiGe 에피 성장 160초 (SEG 아님)
 서강대학교 전자공학과 이장우 0원
332 2018-03-25 14시 16시 SPM 10min, Pre-Cleaning DHF(100:1) 50sec
SiGeP_SEG_15-67.5-50 100cycle(dep 20/etch 4/6/8sec) @500C 3회		 고려대학교 반도체시스템공학과 김승근 750,000원
333 2018-04-04 10시 17시 TIDL-LJW-18 : SPM (standard) -> 100:1 dHF 50s -> in-situ cleaning (SF6 30s, Cl2 30s) -> SiGe epi. growth 80s (SEG 아님) ; ~ 3 nm TGT
TIDL-LJW-21 : SPM (standard) -> 100:1 dHF 50s -> in-situ cleaning (SF6 30s, Cl2 30s) -> SiGe epi. growth 130s (SEG 아님) ; ~ 5 nm TGT
TIDL-LJW-22 : SPM (standard) -> 100:1 dHF 50s -> in-situ cleaning (SF6 30s, Cl2 30s) -> SiGe epi. growth 180s (SEG 아님) ; ~ 7 nm TGT		 서강대학교 전자공학과 이장우 460,000원
334 2018-04-25 11시 15시 Germanium epi 성장
350C,
10, 20, 30 sccm
20분		 성균관대학교 전자전기공학과 배주현 800,000원
335 2018-05-17 13시 18시 TIDL-LJW-11 : SPM (standard) -> 100:1 dHF 50s -> in-situ cleaning (SF6 30s, Cl2 30s) -> SiGe epi. growth 25s (SEG 아님) ; ((100)방향으로 5nm TGT) -> Al2O3 (1nm) / HfO2 (4nm), ALD -> TiN (10 nm) ALD 서강대학교 전자공학과 이장우 160,000원
336 2018-05-18 13시 18시 TIDL-LJW-12 : SPM (standard) -> 100:1 dHF 50s -> in-situ cleaning (SF6 30s, Cl2 30s) -> SiGe epi. growth 130s (SEG 아님) ; (~ 5 nm TGT) -> Al2O3 (1nm) / HfO2 (4nm), ALD -> TiN (10 nm) ALD 서강대학교 전자공학과 이장우 600,000원
337 2018-05-21 13시 18시 TIDL-LJW-13 : SPM (standard) -> 100:1 dHF 50s -> in-situ cleaning (SF6 30s, Cl2 30s) -> SiGe epi. growth 180s (SEG 아님) ; (~ 7 nm TGT) -> Al2O3 (1nm) / HfO2 (4nm), ALD -> TiN (10 nm) ALD 서강대학교 전자공학과 이장우 600,000원
338 2018-05-23 13시 15시 TIDL-LJW-14 : SPM (standard) -> 100:1 dHF 50s -> in-situ cleaning (SF6 30s, Cl2 30s) -> SiGe epi. growth 130s (SEG 아님) ; (~ 7 nm TGT) -> Al2O3 (1nm) / HfO2 (4nm), ALD -> TiN (10 nm) ALD 서강대학교 전자공학과 이장우 600,000원
339 2018-05-24 13시 18시 TIDL-LJW-15 : SPM (standard) -> 100:1 dHF 50s -> in-situ cleaning (SF6 30s, Cl2 30s) -> SiGe epi. growth 180s (SEG 아님) ; (~ 7 nm TGT) -> Al2O3 (1nm) / HfO2 (4nm), ALD -> TiN (10 nm) ALD 서강대학교 전자공학과 이장우 600,000원
340 2018-05-28 11시 16시 350C 10sccm 60, 90 분
350C 30sccm 60, 90 분		 성균관대학교 전자전기공학과 배주현 1,200,000원
341 2018-06-14 10시 18시 Germanium 성균관대학교 전자전기공학과 배주현 1,200,000원
342 2018-06-19 13시 18시 SiGeP_SEG 50cycle(40/4) 고려대학교 반도체시스템공학과 김승근 500,000원
343 2018-08-07 10시 18시 Germanium epi. film 제작공정 성균관대학교 전자전기공학과 배주현 1,400,000원
344 2018-08-09 10시 17시 Si_Epi 4매 서강대학교 전자공학과 이장우 1,200,000원
345 2018-09-11 9시 18시 WISET사업단 나노융합기술교육 나노융합기술원 교육홍보팀 이현규 2,950,000원
346 2018-10-24 12시 15시 1. SiGe (Si 90% Ge 10%) 50nm
2. SiGe (Si 90% Ge 10%) 50nm
3. SiGe (Si 85% Ge 15%) 50nm
4. SiGe (Si 85% Ge 15%) 50nm
5. SiGe (Si 80% Ge 20%) 50nm
6. SiGe (Si 80% Ge 20%) 50nm		 서울대학교 전기정보공학부 이륭빈 1,200,000원
347 2018-10-25 18시 21시 SiGeP_SEG 150cycle 고려대학교 반도체시스템공학과 김승근 1,000,000원
348 2018-10-26 10시 20시 Bulk Si 위에 SiGe (30%, 40 nm) / Si (40 nm) 두 층
6inch 3매		 서울대학교 전기정보공학부 이륭빈 1,200,000원
349 2018-10-29 14시 18시 SiGe/Ge_Epi deposition
Ge content 30%
Process condition: 550/500℃
Target Thickness: 30/200nm
Ellipsometer Measurement DHF (100:1) 50sec

1.5 *1.5 cm2 dicing 지난 1월에 만들었던 Ge-epi film 조건입니다.		 포항공과대학교 물리학과 이희민 480,000원
350 2018-11-12 10시 12시 6장의 6 inch Si wafer입니다.

이 중 4장은 SiGe(Ge 30%, 40nm)/Si (40nm)/SiGe(Ge 30%, 40nm) 일반 epi 공정,

2장은 SiGe(Ge 30%, 40nm)/Si (40nm)/SiGe(Ge 30%, 40nm)/Si (40nm) 일반 epi 공정 부탁드립니다.

공정 전 HF cleaning 도 부탁드립니다.

웨이퍼 마킹 및 추가 정보에 대해서는 웨이퍼 발송하고 알려드리겠습니다.		 서울대학교 전기정보공학부 이륭빈 1,910,000원
351 2018-11-13 10시 12시 GE Epi 공정 1,900,000원
352 2018-11-15 10시 16시 6장의 6 inch Si wafer입니다.

이 중 4장은 SiGe(Ge 30%, 40nm)/Si (40nm)/SiGe(Ge 30%, 40nm) 일반 epi 공정,

2장은 SiGe(Ge 30%, 40nm)/Si (40nm)/SiGe(Ge 30%, 40nm)/Si (40nm) 일반 epi 공정 부탁드립니다.

공정 전 HF cleaning 도 부탁드립니다.

웨이퍼 마킹 및 추가 정보에 대해서는 웨이퍼 발송하고 알려드리겠습니다.		 아주대학교 전자공학과 김상완 0원
353 2018-12-06 13시 15시 GE Epi 공정의뢰 2,500,000원
354 2018-12-10 13시 14시 n-Si doping 포항공과대학교 전자전기공학과 윤솔 150,000원
355 2018-12-11 13시 14시 Phosphorus 증착 3회 포항공과대학교 전자전기공학과 윤솔 450,000원
356 2019-01-02 13시 16시 GE Epi 3,750,000원
357 2019-03-06 9시 10시 10나노급 차세대 실리콘 나노선 개발 포항공과대학교 창의IT융합공학과 박태훈 1,200,000원
358 2019-03-11 10시 17시 - Pre-cleaning 진행 (APM 480초 - DHF 1000:1, 600초)

- N-type Si Epi Growth

- Growth Thickness: 5000A		 나노종합기술원 나노소자개발팀 이종원 650,000원
359 2019-03-13 1시 18시 메일로 문의 드렸던 Si-Ge Epi Wafer 구매 진행하고자 합니다.

-. Ge=10%, 30%, 50% 이상 3가지 조성에 대하여 각 2매씩 총 6매 공정 부탁드립니다.
-. 현재 Moving Chuck Parts Fail로 인한 수리 중이라고 하셨는데, 수리 후에 공정 진행할 수 있도록 부탁드립니다.
-. Parts 수리 완료 시점에 연락 한 번 주시면 감사하겠습니다.		 피에스케이(주) 연구소 김지승 1,600,000원
360 2019-03-18 13시 14시 P doped Si 30 nm depo. 포항공과대학교 전자전기공학과 윤솔 170,000원
361 2019-03-20 10시 18시 SiO2(100nm)/Si wafer

SiGe deposition, (10%, 30%, and 50% Ge concentration)		 한국과학기술원 전기및전자공학과 이태인 1,600,000원
362 2019-03-25 1시 18시 총 14장 입니다. (SOI wafer 4+4장, Si wafer 3+3장)

SOI wafer들은 뒷면에 STC-xxxxx 형태로 마크가 되어 있고, Si wafer들은 앞면에 마크가 표기되어 있습니다.

공정 의뢰내용은 다음과 같습니다. (Wafer 순서대로입니다.)

SOI wafer (뒷면 마크 맨 뒤 2~3자리 숫자로 구분하겠습니다.)

뒷자리 66 (유일하게 패턴이 있습니다) - 사전 단계에서 SF6 가스 30초, Cl2 30초로 시간 조정한 후 main에서 SiGe(Ge 30%) 30nm

뒷자리 22/68/142 - (일반적인) SiGe(Ge 30%), 30nm

152/166/204 - SiGe (Ge 30%) 40nm + Si 40nm + SiGe (Ge 30%) 40nm

205 - SiGe(Ge 30%) 40nm + Si 40nm

Si wafer (앞면 맨 뒤 3자리로 구분하겠습니다)

A04/05/06 - SiGe (Ge 30%) 40nm + Si 40nm

A07/08/09 - SiGe (Ge 30%) 30nm + Si 40nm + SiGe (Ge 30%) 30 nm

그리고 14매 웨이퍼 전부 공정 전에 DHF로 native oxide 제거해 주시면 감사하겠습니다.
 서울대학교 전기정보공학부 이륭빈 6,000,000원
363 2019-03-29 13시 17시 - Pre-cleaning 진행 (APM 480초 - DHF 1000:1, 540초)

- N-type Si Epi Growth

- Growth Thickness: 5000A
 나노종합기술원 나노소자개발팀 이종원 650,000원
364 2019-03-29 16시 18시 phosphorus doped Si 30 nm 증착 포항공과대학교 전자전기공학과 윤솔 170,000원
365 2019-03-29 9시 12시 2-2-1 ge si-ge depo. si depo. 고려대학교 전기전자공학과 한규현 1,000,000원
366 2019-04-10 10시 14시 카이스트 조병진 교수님 연구실_김재환

1. 샘플 상태 : Bare-Si wafer (Low-doped P-type)


2. 공정 의뢰 내용 : SiGe epi-layer growth


3. 공정 조건

#10 : 5 % Ge, 100 nm

#15 : 10 % Ge, 100 nm

#20 : 15 % Ge, 50 nm (Critical thickness curve 를 확인했을 때 대략 50 nm 가 max로 보여서 50 nm 로 의뢰드립니다. 만약 현재 장비에 잡혀있는 조건에서 50 nm 까지 불가능하다면, 보다 낮은 두께(e.g., 40 nm)로 진행해주시면 되겠습니다. )





 카이스트 전기및전자공학부 김재환 700,000원
367 2019-04-11 10시 12시 Pre-Cleaning DHF(100:1) 50sec
SiGeP_Epi_15-67.5-50 2000sec @500C
Ellipsometer Measurement		 고려대학교 전기전자공학과 한규현 460,000원
368 2019-04-22 14시 17시 Si/SiO2/Si 구조 4장
wafer 캐리어에 공정 조건 적어놓음		 한국과학기술원 전기및전자공학과 이태인 1,200,000원
369 2019-08-21 14시 15시 SiGe:B 200 nm 성장

target specification

thickness: 200nm
Ge content: 0.3, 0.4, 0.5
In-situ Boron doping concentration : ~ 1e21 cm-3
 포항공과대학교 전자전기공학과 박익수 600,000원
370 2019-09-02 13시 14시 Si wafer 위에 n-type, p-type SiGe 전면 60nm 증착 부탁드립니다. 고려대학교 전기전자공학과 한규현 740,000원
371 2019-09-02 18시 18시 - n- Epi silicon growth (2um) 공정을 신청합니다. Doping 농도는 10^15 phosphrous 입니다.
- 기판은 p+ Si wafer 입니다. (~10^19, Boron doped)
- p+(sub)/n-(Epi) 구조입니다.
- p+ 에 의한 autodoping 을 막기 위해서 일반적으로 backside 를 cover 하는것 같습니다. (~8000A poly Si + ~8000 A SiO2(LTO))
필요하다고 생각되시면 본 공정을 부탁드립니다.
 삼성종합기술원 Imaging Device Lab 조경상 1,140,000원
372 2019-09-18 19시 19시 - n- Epi silicon growth (1um) 공정을 신청합니다. 최종 target은 n- Doping 농도가 10^15 인 Epi-Si 입니다.
- 기판은 p+ Si wafer 입니다. (~10^19, Boron doped)
- p+(sub)/n-(Epi) 구조입니다.
- p+ 에 의한 autodoping 을 막기 위해서 일반적으로 backside 를 cover 하는것 같습니다. (~8000A poly Si + ~8000 A SiO2(LTO)) 필요하다고 생각되시면 본 공정을 부탁드립니다.		 삼성종합기술원 Imaging Device Lab 조경상 1,140,000원
373 2019-11-01 15시 17시 n- Epi(10^15, phosphrous) 1um growth 를 부탁드립니다. 삼성종합기술원 Imaging Device Lab 조경상 1,140,000원
374 2019-11-04 1시 14시 기종 연구원님과 10월 29일 오전 9시 30분 경 사전 협의하였음.

1. 사전 공정 진행 내역이 전혀 없는 6" (100) p-type bare wafer 5매 송부

2. SPM 및 SC1 클리닝 완료한 상태

3. 두께: 1 μm, 도핑 농도: n-type 1e20 /cm^3 조건으로 1장 진행
(n++ 전극 사용 용도이므로 장비에서 도핑 가능한 최고 수준(max flow)으로 부탁드립니다.)

4. 두께: 1 μm, 도핑 농도: n-type 1e18/cm^3 타겟으로 1장 또는 2장 진행

5. 남는 웨이퍼는 추후 공정을 위해 keeping 해주시기 바랍니다.

* 3, 4번에 대하여 공정 진행하여 보내주시면 정확한 공정 조건을 잡으실 수 있도록
기종 연구원님께 SIMS 분석을 진행하여 결과를 피드백 해드리겠습니다.

* 3번은 단일 조건(최대 도핑 조건)으로 하시니 split이 필요 없으실 수 있으나
4번을 위해 두 장 이상의 조건을 보고자 하신다면 보내드린 웨이퍼를 모두 사용하셔도 됩니다.
가천대학교 IT융합공학과 전자공학전공 조성재 800,000원
375 2019-11-04 9시 18시 SOI 2장 (Mark 뒷면, 끝 4자리 G030, G150)과 Si 4장 (Mark 앞면, 끝 3자리 D19, D20, D21, D22) 입니다.

SOI 2장의 경우는 SiGe(Ge 30%) 40nm/Si 40nm/SiGe(Ge 30%) 40nm epi 부탁드리며

Si 4장의 경우는 SiGe(Ge 30%) 40nm epi 부탁드립니다.

공정 진행 전에 HF cleaning (native oxide 제거) 및 sheet off 확인 부탁드립니다.

메일로도 알려드리겠습니다.		 아주대학교 전자공학과 김상완 2,000,000원
376 2019-11-14 9시 10시 SiGe:B epi growth 포항공과대학교 전자전기공학과 박익수 400,000원
377 2019-11-21 10시 18시 Epi-Si growth
- Substrate p+ Si
- Epi n 10^16 농도 (phosphrous) Epi-Si growth. 두께 1um
- Boron 오염을 막기위해 chammber 를 intrinsic Si 으로 충분히 coating 후 공정
- Epi growth 전에 backside oxide 증착 필요		 삼성종합기술원 Imaging Device Lab 조경상 1,140,000원
378 2019-11-25 11시 18시 이전에 보내드린 남은 웨이퍼 3장 중에서 2장 공정 진행 부탁드립니다.
1장: p-type in-situ doping (Si 증착)으로 할 수 있는 가장 높은 농도로 부탁드립니다.
또 다른 1장: p-type in-situ doping (Si 증착)으로 1e18 /cm3 타겟으로 부탁드립니다.
두장 모두 두께는 1 um정도 타겟으로 부탁드립니다.		 가천대학교 IT융합공학과 전자공학전공 조성재 800,000원
379 2020-02-05 9시 12시 나노인프라 활용 나노기술 응용제품 제작 지원사업 이코루미 연구소 김석근 0원
380 2020-02-06 13시 14시 non-metallic film : Al2O3(20nm) patterning on Silicon

MoS2 flake on germanium

1000 Å Ge epi 부탁드립니다. (온도 : 300℃)

모든 기판 한번에 공정해도 상관없습니다.

이찬호 :01093134649



 숭실대학교 전자공학과 이찬호 250,000원
381 2020-02-10 9시 16시 나노인프라 활용 중소기업 나노기술 응용제품 제작지원사업 (주)라디안큐바이오 바이오 R&D센터 정인혜 전문연구원 최정명 0원
382 2020-02-12 9시 12시 나노 인프라 활용 중소기업 나노기술 응용제품 제작 지원사업 (주)제이티에스인더스트리 연구개발부 류세훈 0원
383 2020-02-16 12시 15시 2-2-1 sige si0ge depo. si depo. sigeb 15-67-150 고려대학교 전기전자공학과 한규현 1,575,000원
384 2020-02-17 9시 14시 나노 인프라 활용 중소기업 나노기술 응용제품 제작 지원사업 powertechnix powertechnix 파워테크닉스 4,792,000원
385 2020-03-06 15시 17시 Ge epi 1000A 으로 진행 부탁드립니다.

B2H6 90sccm으로 하고 나머지는 recipe :GeB_Epi_60_150_s 로 진행하려고 합니다.
------------------------------------------------
recipe :GeB_Epi_60_90_s 으로 진행		 숭실대학교 전자공학과 이찬호 250,000원
386 2020-04-01 15시 17시 1) 300 C Ge 성장
2) 350 C Ge 성장
------------------------------
50% 할인 담당자 협의		 아주대학교 전자공학과 박영서 250,000원
387 2020-04-03 16시 19시 김시현님 의뢰
SiGe (Ge 30%, 두께 300A) : 두 장
SiGe (Ge 30%, 두께 300A) / Si (두께 300A) : 두 장
DHF cleaning 2회 진행
 서울대학교 전기정보공학부 이륭빈 1,400,000원
388 2020-04-08 12시 12시 SiO2 thermal oxidation 및 표면처리

Ge 저온 증착 원함
(지난 번과 같이 300 도에서 NINT 조건으로 진행 바랍니다.)
보내드린 9개의 조각시편은 저번에 전화로 말씀드렸듯이 표면처리 조건이 다릅니다.
한꺼번에 진행해주시되 진행후 담겨져있던 그대로 다시 담아주세요.		 아주대학교 전자공학과 박영서 250,000원
389 2020-04-14 16시 18시 김시현님 의뢰
Bulk Si wafer [Marking: B06] : ALD SiO2 1 nm à ALD HfO2 5 nm à ALD TiN 5 nm
Bulk Si wafer [Marking: B07] : SiGe (30%) 30 nm epi à ALD SiO2 1 nm à ALD HfO2 5 nm à ALD TiN 5 nm
Bulk Si wafer [Marking: B08] : SiGe (30%) 30 nm epi à ALD Al2O3 1 nm à ALD HfO2 5 nm à ALD TiN 5 nm
DHF cleaning 2회 진행		 서울대학교 전기정보공학부 이륭빈 1,080,000원
390 2020-04-17 10시 13시 Wafer szie : 8 inch 수량 : 3 매 Oxide pattern wafer (2매) : 1,000 A / 4,000 A
Porous Si wafer (1매) : 1,000 A 		더숨 연구소 허진석 500,000원
391 2020-04-20 14시 17시 300nm SiO2 on Si/ 표면처리 되어있음.

온도는 300도, GeH4 가스 100 sccm, 기존시간의 2배

시편마다 조건이 다르오니 공정후 그 위치에 다시 넣어주세요.		 아주대학교 전자공학과 박영서 250,000원
392 2020-04-22 10시 16시 n-Ge 조각 기판 2개를 보냅니다.

샘플 하나는 NINT Ge 성장 레시피대로
450도에서 GeH4 60 sccm으로 100 nm 타겟으로 증착 해주시고

다른 하나는 doping을 위해
450도에서 GeH4 60 sccm/ B2H6 10 sccm으로 100 nm 타겟으로 증착부탁드립니다.		 아주대학교 전자공학과 박영서 500,000원
393 2020-04-27 13시 14시 *wafer : 8' P pyte, Notch
#1~5 : main wafer
#10 : test wafer

*Pre clean
: SPM 10min + 100:1 HF 2min

*Epi thickness
: 4000A

*공정진행
#1~5, #10 세정(6매)
#1~5, #10 Si Epi(6매) : #10 포장 더숨		 더숨 연구소 허진석 3,000,000원
394 2021-02-05 10시 10시 Si 및 Sappire 기판 위 SiO2 증착

UHV-CVD로 Ge 성장
공정온도: 300도
사용가스 및 유량: GeH4(100sccm)
공정시간: 3560초

이전 실험결과로 비추어볼 때 100nm보다 얇게 성장될 것으로 예상됨
 아주대학교 전자공학과 박영서 250,000원
395 2021-02-08 13시 18시 전문인력양성 실습교육_박막 나노융합기술원 교육홍보팀 이현규 1,700,000원
396 2021-03-16 9시 10시 SiGeP SEG 2매 진행 한양대학교 신소재공학과 한훈희 500,000원
397 2021-03-22 9시 12시 시편 3조각 한번에 공정해주시면 됩니다.
조건은
GeH4 100sccm
섭씨 300도
3560초		 아주대학교 전자공학과 김정민 500,000원
398 2021-03-25 11시 14시 SiP Epi
SiB Epi		 포항공과대학교 창의IT융합공학과 조현수 425,000원
399 2021-04-02 9시 17시 SiB Dummy 3000A / 800A/ 800A / 800A 5회
SiP Dummy 2000A / 60A/ 60A / 60A 4회
담당자 협의		 포항공과대학교 창의IT융합공학과 조현수 1,912,500원
400 2021-04-07 9시 18시 \"8인치 적외선 MEMS Sensor 제작공정\" 계약 (주)유우일렉트로닉스 TIS생산사업부 김도현 2,000,000원
401 2021-04-12 15시 16시 Si:B 포항공과대학교 창의IT융합공학과 조현수 425,000원
402 2021-05-03 9시 18시 SiGe SEG공정 부탁드립니다.
SiGe EPI 2um / SiGe SEG 2um 		한국과학기술연구원 스핀융합연구단 김한성 8,000,000원
403 2021-05-06 14시 15시 SiGeP SEG 2매 진행 한양대학교 신소재공학과 한훈희 500,000원
404 2021-05-07 17시 18시 2-1-2 doped p-si depo. 전북대학교 전자공학부 김기현 500,000원
405 2021-05-11 10시 12시 SiGeP SEG 2매 진행 (70nm / 140nm) 한양대학교 신소재공학과 한훈희 850,000원
406 2021-05-12 18시 19시 SiGeP SEG 1매 진행 (140nm) Ge% 변경 #4
 한양대학교 신소재공학과 한훈희 600,000원
407 2021-05-14 9시 12시 SiB gas split test 3회 진행
(1000s , 1000s, 300s)		 포항공과대학교 창의IT융합공학과 조현수 737,500원
408 2021-05-21 8시 18시 Ge 40% contents 주식회사 동진쎄미켐 전자재료 사업3부 PR팀 김주원 5,300,000원
409 2021-06-30 9시 12시 SiGe SEG공정 부탁드립니다.
SiGe EPI 2um / SiGe SEG 500nm		 한국과학기술연구원 스핀융합연구단 김한성 5,000,000원
410 2022-02-22 16시 17시 - Si2H6:PH3 = 10:100
- Pressure(Torr) = Under 5⨉10^-9
- Tem = 700
- Process tiem = 600sec

2/23 추가 1매 진행		 포항공과대학교 창의IT융합공학과 최민근 510,000원
411 2022-03-02 10시 17시 HY_N_EPI_1 600s 포항공과대학교 창의IT융합공학과 최민근 1,912,500원
412 2022-03-14 17시 18시 4-1-1 a-Si Depo Oxide Depo UHV_CVD 450C a-Si 1000A / UHV_CVD 500C SiB(50:6) 1000A 한국과학기술연구원 스핀융합연구단 김승환 400,000원
413 2022-03-14 8시 18시 Ge 40% contents 주식회사 동진쎄미켐 전자재료사업3부 PR팀 이치환 5,300,000원
414 2022-04-04 11시 11시 Ge 40% contents 주식회사 동진쎄미켐 전자재료사업3부 PR팀 이치환 5,300,000원
415 2022-04-11 10시 12시 샘플 정보입니다.
BeO/Silicon, 10 mm * 10 mm, 4개
BeO/GaN, 10 mm * 10 mm, 2개
BeO/SiC, 10 mm * 10 mm, 2개
10 mm * 10 mm , 총 8개
(뒷면에 숫자 마킹 되어 있음)
 연세대학교 글로벌융합공학과 장윤서 200,000원
416 2022-05-02 01시 20시 500C SiGe SEG 300cycle 2um 2매
550C SiB Epi 10000sec(1000sec 1회) 		한국과학기술연구원 스핀융합연구단 김승환 10,000,000원
417 2022-05-04 8시 18시 SK 과제 Si Epi. D/R 선행 Test 500nm 5ea 나노융합기술원 기술지원팀 강민재 4,000,000원
418 2022-05-24 10시 17시 SK 과제 Si Epi. 500nm 7ea
SK 1차 gas		 나노융합기술원 기술지원팀 강민재 5,600,000원
419 2022-06-29 10시 20시 SK 과제 Si Epi. 500nm 4ea
SK 2차 gas		 나노융합기술원 기술지원팀 강민재 3,200,000원
420 2022-07-05 15시 15시 공정 wafer: 8 inch Si wafer 1장 구매하여 진행

SiGe (Ge 30%) 100 nm epi 공정 진행

15 x 15 mm dicing

수령주소: (03722) 서울특별시 서대문구 연세로 50 연세대학교 제1공학관 A148호		 연세대학교 화공생명공학과 이승효 259,000원
421 2022-07-07 1시 7시 Ge 40% contents
기존 공정과 동일하게 진행해주시면 됩니다.		 주식회사 동진쎄미켐 전자재료사업3부 PR팀 이치환 5,300,000원
422 2022-07-20 9시 18시 SK 과제 Si Epi. 500nm Temp. Split Test
SK 2차 gas		 나노융합기술원 기술지원팀 강민재 7,520,000원
423 2022-08-03 1시 3시 1. SiO2(100nm) on Si (8 inch wafer: 1ea)
2. BeO(20~30nm) on Si (10mm*10mm: 2ea)
- 2번의 경우 이전 장윤서 연구원께서 UHV-CVD장비 이용하여 Si 증착했던 샘플과 동일한 샘플입니다.

Ge 100nm 증착문의 드립니다.
------------------------------------------
Ge Epi 300C 3회 진행		 연세대학교 글로벌융합공학과 봉해균 750,000원
424 2022-08-03 13시 14시 Si, SiGe(Si:Ge = 7:3) 순으로 각각 10 nm씩 증착 부탁드립니다. 대구경북과학기술원 정보통신융합전공 정희재 400,000원
425 2022-08-03 15시 15시 공정 wafer: 8 inch Si wafer 1장 구매하여 진행

Si substrate 위에 SiGe (Ge 30%) 100 nm epi

공정진행 조건 (유량 정보 등) zard647@yonsei.ac.kr 메일로 보내주시면 감사하겠습니다.

수령주소: (03722) 서울특별시 서대문구 연세로 50 연세대학교 제1공학관 A148호
접수번호 22-A0186230 공정과 함께 보내주세요		 연세대학교 화공생명공학과 이승효 265,000원
426 2022-08-05 10시 16시 SI2H6 : GeH4 15 : 21 sccm (20%) 6ea (1매 EDS 성분 분석 진행)
SI2H6 : GeH4 15 : 67 sccm (40%) 6ea (1매 EDS 성분 분석 진행)
SI2H6 : GeH4 15 : 90 sccm (50%) 6ea (1매 EDS 성분 분석 진행)		 SKW Associates, Inc. SKW Associates, Inc. Soo kap Hahn 7,650,000원
427 2022-08-05 17시 17시 공정 wafer: 8 inch Si wafer 1장 구매하여 진행

Si substrate > SiGe (Ge 30%) 100 nm epi > Si 100 nm epi

수령주소: (03722) 서울특별시 서대문구 연세로 50 연세대학교 제1공학관 A148호		 연세대학교 화공생명공학과 이승효 465,000원
428 2022-09-01 14시 18시 * 시료 스펙
1. SiGe wafer 조각 5개 (각 Ge 비율: 7.5 / 15 / 20 / 33 / 50)
2. Oxidation 실험 진행한 상태여서 표면은 SiO2인 상태
3. 크기는 모두 1cm X 1cm 미만

* 공정 요청 사항
- SiGe (Ge 33%) 50 nm 증착 요청		 포항공과대학교 대학원 전자전기공학과 서경민 180,000원
429 2022-09-07 1시 1시 Ge sputtering on SiO2 on Si
3000A depo.		 연세대학교 글로벌융합공학과 봉해균 750,000원
430 2022-09-13 10시 22시 요청사항은 이정익 연구원님께 메일로 전달 드렸습니다.
-----------------
SiGeB 5000A target (6000a) 3000sec 5회
SiP 5000A target (500a/ 1000a) 3000sec 각2회 총 4회
공정서비스 9회		 아주대학교 전자공학과 문성현 2,630,000원
431 2022-09-15 10시 14시 5가지 SiGe 시료의 산화공정 진행 완료.
그 위에 UHV-CVD를 이용하여 SiGe (Ge 33%) 50 nm 증착 요청 (산화막 제거 없이 진행 요청)
각 시료의 크기: 1cm X 1cm
Ge 비율(%): 7.5 / 15 / 20 / 33 / 50		 포항공과대학교 대학원 전자전기공학과 서경민 180,000원
432 2022-09-29 1시 10시 단 결정 epi Ge 500nm 증착 * 2
---------------------
300nm 3ea 진행
450c 2ea 600c 1ea		 국민대학교 신소재공학부 강명군 2,280,000원
433 2022-10-04 10시 17시 sige 30nm / si 30nm / sige 30nm / si 30nm / sige 30nm / si 30nm 연세대학교 화공생명공학과 이승효 1,200,000원
434 2022-10-06 10시 11시 공정 wafer: 8 inch Si wafer 2장 구매하여 진행

Wafer 1: Si 기판 상에 SiGe (Ge 30%) 100 nm epi 성장
Wafer 2: Si 기판 상에 SiGe (Ge 30%) 100 nm epi 성장 이후 Si 100 nm epi 성장

공정진행 조건 (공정 온도, 시간, gas 유량) zard647@yonsei.ac.kr 로 전달 부탁드립니다.

수령주소: (03722) 서울특별시 서대문구 연세로 50 연세대학교 제1공학관 A148호		 연세대학교 화공생명공학과 이승효 730,000원
435 2022-10-11 9시 20시 Ge 40% contents
기존 공정과 동일하게 진행해주시면 됩니다.		 주식회사 동진쎄미켐 전자재료사업3부 PR팀 이치환 5,300,000원
436 2022-10-21 6시 12시 Bulk-Si wafer (bare) : SPM cleaning -> dHF cleaning (native oxide remove) -> SiGe (Ge 30%) 50 nm 성장 -> TEOS CVD (SiO2 PECVD도 무방합니다) 100 nm 증착
TIDL-SNU-11 : SPM cleaning -> dHF cleaning (native oxide remove) -> SiGe (Ge 30%) 50 nm 성장
TIDL-SNU-12 : SPM cleaning -> dHF cleaning (native oxide remove) -> SiGe (Ge 30%) 50 nm 성장
TIDL-SNU-13 : SPM cleaning -> dHF cleaning (native oxide remove) -> SiGe (Ge 30%) 50 nm 성장
TIDL-SNU-14 : SPM cleaning -> dHF cleaning (native oxide remove) -> SiGe (Ge 30%) 50 nm 성장

Neuro-TFET-19 : SPM cleaning -> dHF cleaning (native oxide remove) -> SiGe (Ge 30%) 50 nm 성장
Neuro-TFET-20 : SPM cleaning -> dHF cleaning (native oxide remove) -> SiGe (Ge 30%) 50 nm 성장		 서강대학교 전자공학과 이장우 1,810,000원
437 2022-12-05 14시 16시 ge epi 50nm 2ea
spm / dhf		 서강대학교 전자공학과 이장우 750,000원
438 2022-12-05 9시 12시 기존에 진행했던 공정 4cycle 부탁드립니다. 연세대학교 글로벌융합공학과 봉해균 750,000원
439 2022-12-06 9시 12시 Ge epi 4680sec 연세대학교 글로벌융합공학과 봉해균 750,000원
440 2022-12-09 10시 12시 (1) 8인치 웨이퍼 13장
(2) SiGe(100A)/Si(100A)/SIGe(100A)/Si(100A)/SiGe(100A)/Si(100A) 6단
(3) SiGe의 Si: Ge = 5:5(메일상에서 3번 공정조건으로 진행요망)
(4) 공정결과 요청
Si와 SiGe 박막두께(TEM측정)
SiGe(Si : Ge) 함량분석 - SEM EDS측정 요망		 타스(Total All Share) 기술개발팀 김형기 17,775,000원
441 2022-12-09 13시 14시 공정 wafer: 8 inch Si wafer 5 장 구매하여 진행

Si 상에 SiGe (Ge 30%) 100 nm epi 2 장
Si 상에 SiGe (Ge 30%) 100 nm, Si 100 nm epi 3장
총 4장 진행

이전 접수번호 22-A0186550 공정에서 SiGe 및 Si 증착 시간 10% 씩 줄여서 진행 부탁드립니다. (공정 완료 웨이퍼 측정 결과 실 두께 SiGe 100~105 nm, Si 105~110 nm 사이로 증착됨)

공정진행 조건 (유량 정보 등) 보관용으로 zard647@yonsei.ac.kr 메일로 보내주시면 감사하겠습니다.

수령주소: (03722) 서울특별시 서대문구 연세로 50 연세대학교 제1공학관 A148호		 연세대학교 화공생명공학과 이승효 1,925,000원
442 2022-12-14 18시 22시 500C SiGe SEG 300cycle 2um 2매
 한국과학기술연구원 스핀융합연구단 김승환 8,000,000원
443 2022-12-27 15시 18시 SiGeB split depo.300sec 2회
SiP 3000sec 1회 (2회 청구)
공정서비스 4회		 아주대학교 전자공학과 문성현 1,195,000원
444 2023-01-06 14시 17시 시편의 경우 Bare Si 6 inch 1장과 Bare Si 조각시편(1.5 cm by 1.5 cm) 3개 입니다.
유선으로 말씀 드린것 처럼 SiGe 10nm 증착후 Si 10nm 증착 프로세스를 연속해서 3번 올리는 공정을 부탁드립니다. 즉 총 6 layer이며 보낸 시편 앞에 보기쉽게 그림으로도 그렸습니다. 참고 부탁드립니다.

이전 증착 의뢰시 10nm를 부탁드렸으나 TEM 분석시 Si은 약 6nm SiGe은 약 8nm 증착된 것을 확인하였습니다. 관련하여 이전 recipe를 수정하여 의뢰 부탁드립니다!		 대구경북과학기술원 정보통신융합전공 정희재 2,400,000원
445 2023-01-18 10시 17시 500C SiGe SEG 300cycle 2um 2매
550C SiB Epi 500a 2ea 5000sec(1000sec 1회)
550C SiGe Epi 500a 1ea (5:5)
550C Ge Epi 500a 1ea		 한국과학기술연구원 스핀융합연구단 김승환 10,450,000원
446 2023-02-02 12시 17시 이전에 했던 공정 그대로 진행해주시면 감사하겠습니다.
공정 조건 (온도 및 시간) 카톡으로 보내주시면 감사하겠습니다.		 연세대학교 글로벌융합공학과 봉해균 1,250,000원
447 2023-02-20 10시 18시 TIDL-TEST-01, 02로 마킹된 웨이퍼 2장에 대해 다음과 같이 진행 부탁드립니다.

① Fab-in cleaning (SPM cleaning -> dHF cleaning)

② SiGe (Ge 30%) 30 nm epi. growth

③ TIDL-TEST-01: Si epi. growth (target: 1 nm ~ 1.9 nm 범위)
TIDL-TEST-02: Si epi. growth (target: 10 nm)

④ SiO2 100 nm PECVD (또는 passivation 용도의 SiO2 아무 종류나 괜찮습니다)

공정 완료된 2장의 웨이퍼 배송 주소는 이메일로 말씀드릴 예정이고, 나머지 웨이퍼들은 보관 부탁드리겠습니다.		 서울대학교 전기·정보공학부 류민정 1,290,000원
448 2023-02-28 1시 17시 SiGe epitaxy layer 10매 (Thickness 100nm)
; Ge 20% 2매
Ge 30% 4매
Ge 40% 4매		 세메스(주) Ethch팀 장우출 2,650,000원
449 2023-03-02 1시 9시 글로벌융합공학부 장윤서 연구원 공정 조건으로 진행 부탁드립니다.
[Wafer 정보]
Si,SiO2 : 각각 6 inch wafer 1/2개 - Epi Si 100nm 증착 요청
BeO 20nm 6 inch wafer 1개 - Epi Si 50nm 증착 요청
---------------
si epi 100nm depo. 1회 3000sec 진행 2회 청구		 연세대학교 글로벌융합공학부 IT융합공학과 한상오 400,000원
450 2023-03-02 12시 18시 메일로 전달 드렸습니다. (DGIST 백승훈, 박근태) 대구경북과학기술원 전기전자컴퓨터공학과 백승훈 1,500,000원
451 2023-03-10 9시 18시 Si 1000Å 증착을 요청 드립니다 삼성전자 종합기술원 한주헌 720,000원
452 2023-03-21 17시 18시 8 inch Si wafer 2 장 나노융합기술원에서 구매하여 진행

SiGe 100 nm 증착 1 장
SiGe 100 nm 증착 이후 Si 100 nm 증착 1 장
(Si / Ge 유량 등 공정조건 이전 의뢰와 동일하게 진행)

zard647@yonsei.ac.kr 로 공정 진행 조건 전달 부탁드립니다.
이정익 담당자님께 연락 드릴때 총 6장이라 하였으나, 우선 2장만 진행하도록 하겠습니다.
 연세대학교 화공생명공학과 이승효 730,000원
453 2023-03-22 14시 20시 안녕하세요. 이정익 선임 연구원님
si 1000A증착을 요청 드립니다

상세 내용은 메일 참고 부탁 드립니다.
감사합니다.		 삼성전자 종합기술원 한주헌 1,440,000원
454 2023-03-24 15시 17시 Si EPI 250 nm 성장의뢰드립니다. 나노종합기술원 IoT센서개발센터 정준택 600,000원
455 2023-03-29 9시 11시 Ge 2500a epi 2ea 삼성종합기술원 Metaphotonics TU 백찬욱 1,200,000원
456 2023-03-30 7시 17시 안녕하세요 상세 의뢰 내용은 메일을 참고 하시기 바랍니다.
------------------
si epi 1000a 6ea(12회) + seasoning(1회)		 삼성전자 종합기술원 한주헌 2,340,000원
457 2023-04-03 1시 1시 연세대학교 봉해균 연구원님 조건으로 Ge 300nm 증착 요청
cleaning 진행 X 		연세대학교 글로벌융합공학부 IT융합공학과 한상오 750,000원
458 2023-04-04 16시 18시 1. 기판(p-wafer)/SiO2(100nm)/Si(100nm) 2회 청구

2. 기판(p-wafer)/SiO2(100nm)/Si(100nm)/Ge(100nm) 3회 청구

3. 기판(p-wafer)/SiO2(100nm)/Si(100nm)/SiGe(100nm) 3회 청구		 삼성종합기술원 Imaging Device Lab 조경상 1,768,000원
459 2023-04-10 9시 9시 안녕하세요.
상세 의뢰 내용은 메일을 참고하시기 바랍니다.

감사합니다.
------------------

600.630.450 sf6 180sec, 240sec
50nm 1ea
100nm 2ea		 삼성전자 종합기술원 한주헌 1,800,000원
460 2023-04-21 10시 12시 캐리어 가운데에 있는 SOI wafer 6장에 (marking ID: TIDL-SNU-17~22)
다음과 같은 process flow로 진행해주시면 감사하겠습니다.

TIDL-SNU-17, 18, 19, 20 (4장) :
SPM cleaning → dHF cleaning (native oxide remove) → SiGe (Ge 30%) 30 nm epitaxial growth

TIDL-SNU-21, 22 (2장) :
SPM cleaning → dHF cleaning (native oxide remove) → SiGe (Ge 30%) 10 nm epitaxial growth

6장 모두 하부 박막으로 Si, SiO2만 있으며
TIDL-SNU-18, 20, 21은 패턴이 있고
TIDL-SNU-17, 19, 22는 패턴이 없습니다.

감사합니다.		 서울대학교 전기·정보공학부 류민정 1,450,000원
461 2023-04-21 15시 18시 6인치 웨이퍼 epitaxy 적층 test 공정 요청드립니다.

공정조건: (SiGe 50 nm) → (Si 20 nm) → (SiGe 50 nm) → (Si 20 nm)
---------------
2회 진행		 서강대학교 전자공학과 이동근 400,000원
462 2023-04-26 13시 14시 Ge:Si = 1:1 비율로 10nm 증착을 원합니다. 포항공과대학교 대학원 화학공학과 백승화 180,000원
463 2023-04-27 1시 12시 1. 기판(p-wafer)/SiO2(100nm)/Si(100nm)/SiGe(100nm)/Ge(100nm) 4회 청구

2.. 기판(p-wafer)/SiO2(100nm)/Si(100nm)/SiGe(10nm)/Ge(100nm) 4회 청구		 삼성종합기술원 Imaging Device Lab 조경상 1,488,000원
464 2023-05-10 1시 15시 Sample 정보
1. SiO2(100 nm)/Si substrate, 6inch의 1/2 사이즈
2. BeO(35~37 nn)/Si substrate, 15 mm x 15 mm, 10ea
- Si substrate : 700 um 로 동일

BeO는 샘플 넘버가 있어서 순서대로 챔버에 넣어주시면 감사하겠습니다.
Si 100 nm Cleaning 진행하지 않는 조건으로 공정 부탁 드립니다. (최근 3월 연세대학교 한상오로 의뢰했던 조건)
--------------------
크리닝 없이 진행됨		 연세대학교 글로벌융합공학부 IT융합공학과 한상오 400,000원
465 2023-05-10 15시 16시
저매늄 샘플에 Si:P 12nm 증착(Si 20 sccm, P 300 sccm, Time 1000s )		 대구경북과학기술원 전자전기컴퓨터공학과 박근태 200,000원
466 2023-05-15 10시 15시 SiGe/Si/SiGe/Si epitaxy 증착

<두께>
- SiGe: 50 nm
- Si: 20 nm


- Ge: 20 %		 서강대학교 전자공학과 이동근 400,000원
467 2023-05-17 1시 18시 1st 500 550 450 2000sec
2nd 610 630 450 2500sec
3rd 530 550 450 2000sec
4th 320 330 450 1000sec + 500 530 450 3000sec
 삼성종합기술원 Metaphotonics TU 백찬욱 1,800,000원
468 2023-05-17 9시 16시 1st 320 330 450 1000sec
2nd 610 630 450 1000sec		 삼성종합기술원 Imaging Device Lab 조경상 400,000원
469 2023-05-18 10시 12시 안녕하세요, 서울대 최우영 교수님 연구실 류민정입니다.

2월부터 보관해주셨던 TIDL-TEST-숫자로 마킹된 Si bulk wafer에 대해 SiGe epitaxial growth 의뢰드립니다.

TIDL-TEST-03, 04, 05 (3장)
: SPM cleaning → dHF cleaning → SiGe (Ge 30%) 50 nm epitaxial growth

TIDL-TEST-06 (1장)
: SPM cleaning → dHF cleaning → SiGe (Ge 30%) 30 nm epitaxial growth

TIDL-TEST-07 (1장)
: SPM cleaning → dHF cleaning → SiGe (Ge 30%) 10 nm epitaxial growth

TIDL-TEST-08 (1장) : SPM cleaning → dHF cleaning → SiGe (Ge 30%) 50 nm epitaxial growth → Si 10 nm epitaxial growth (Si 두께는 정확히 맞춰지지 않아도 상관없습니다)

그동안 보관해주셔서 감사드리며,공정 완료 후 다른 웨이퍼들과 함께 캐리어째로 다음의 주소로 보내주시면 감사하겠습니다.
(08826) 서울시 관악구 관악로1, 서울대학교 301동 1014호 류민정 (010-3956-5213)		 서울대학교 전기·정보공학부 류민정 1,650,000원
470 2023-06-14 10시 10시 1. 1번조건 3장 (SiGe 80nm)
2. 2번조건 3장(SiGe 80nm)
3. 3번조건 2장(SiGe 80nm)		 타스(Total All Share) 기술개발팀 김형기 2,120,000원
471 2023-06-20 13시 14시 1st 430 460 450 2000sec 2ea
2nd 610 630 450 1500sec 2ea
3rd-1. 320 330 450 1000sec 1ea
3rd-2. 430 460 450 2000sec 2ea		 삼성종합기술원 Imaging Device Lab 조경상 1,120,000원
472 2023-06-21 11시 13시 기판: 8 inch Si wafer 4 장 구매하여 사용
진행공정: SiGe(30%) 90 nm 2 장, SiGe 90 nm + Si 90 nm 2 장, 총 4장

공정 완료후에 발송은 아래의 주소로 부탁드립니다..

(16229) 경기도 수원시 영통구 광교로 109(이의동, 한국나노기술원)
이용수		 연세대학교 화공생명공학과 이승효 1,460,000원
473 2023-06-22 14시 20시 1층 SiGe 박막 증착 전 cleaning은 이전과 동일한 조건으로 진행해주시고, 이후 적층박막에 대한 cleaning 조건은 Cl2 dry cleaning만 요청드리고자 합니다.

또한 새로운 Cl2 cleaning 조건은 하기와 같습니다.
(1) Cl2 gas flow: 20 sccm
(2) bias: 50W
(3) time: 5 sec		 서강대학교 전자공학과 이동근 400,000원
474 2023-06-23 14시 17시 이전에 확보한 recipe를 기반으로 SiGe/Si/SiGe/Si 적층 3장을 의뢰하고자 합니다. 웨이퍼는 NINT에서 제공하는 웨이퍼를 기반으로 의뢰하도록 하겠습니다. 서강대학교 전자공학과 이동근 2,520,000원
475 2023-07-03 15시 16시 570/610/450 si2h6 : ph3 = 10 : 100 1200sec 선행, 본장 진행 300a target 전북대학교 전자공학부 김기현 565,000원
476 2023-07-14 8시 10시 1. 320 330 450 4000sec 1ea
2. 430 460 450 4000sec 1ea		 삼성종합기술원 Imaging Device Lab 조경상 800,000원
477 2023-08-07 1시 13시 상세 의뢰 내용은 메일을 참고하시기 바랍니다.
--------------------
8inch sf10sec 5000sec 6회
8inch sf180sec 5000sec 6회
조각 sf180sec 9900sec 6회

 삼성전자 종합기술원 한주헌 3,240,000원
478 2023-08-07 14시 14시 1) 공정 target: SiGe (35 nm) → Si (20 nm) → SiGe (35 nm) → Si (20 nm)

2) Dry cleaning 조건
(1) cleaning 방식: Cl2 dry cleaning만 진행
(2) Cl2 gas flow: 20 sccm 10sccm수정
(3) bias: 50W
(4) time: 5 sec		 서강대학교 전자공학과 이동근 1,600,000원
479 2023-10-05 17시 18시 나노융합기반 고도화사업, 전자과 도정현 (010-6370-5281)
Ti500 A + Ag 5000A		 포항공과대학교 전자전기공학과 이정수 1,210,000원
480 2023-12-04 1시 3시 기판: 8 inch Si wafer 6 장 구매하여 사용
진행공정: SiGe(30%) 90 nm 3 장, SiGe 90 nm + Si 90 nm 3 장, 총 6장
(이전 23-A0200490 공정건과 동일한 조건으로 진행)

공정 완료후에 발송은 아래의 주소로 부탁드립니다..

(16229) 경기도 수원시 영통구 광교로 109(이의동, 한국나노기술원)
이용수		 연세대학교 화공생명공학과 이승효 2,855,000원
481 2023-12-04 12시 13시 UHV-CVD 장비 SiGe/Si epi 공정과 fab-in cleaning을 같이 의뢰드립니다.

Wafer 7장은 8월 25일에 NINT에 도착할 수 있게 보낼 예정이고, wafer ID에 따른 공정 의뢰 조건은 다음과 같습니다.

TIDL-TEST-19, 20, 21 (Si wafer 3장, single layer):
SPM cleaning → SC1, 2 cleaning → dHF cleaning → SiGe (Ge 30%) 30 nm epitaxial growth

TIDL-TEST-22, 23, 24, 25 (Si wafer 4장, double layer):
SPM cleaning → SC1, 2 cleaning → dHF cleaning → SiGe (Ge 30%) 30 nm epitaxial growth → Si 10 nm target epitaxial growth

공정 완료된 웨이퍼들은 다음의 주소로 보내주시면 감사하겠습니다.
(08826) 서울시 관악구 관악로1, 서울대학교 301동 1014호
류민정 (010-3956-5213)
------------------------------------------------------
Wafer에 marking된 ID에 따른 공정 의뢰 조건은 다음과 같습니다.
Cleaning 관련해서 SC2 bath가 따로 없으면 생략 부탁드리고, SC2 bath가 있으면 SC1과 dHF 사이에 진행 부탁드립니다.

TIDL-TEST-09, 10 (추가 의뢰, Si wafer 2장, single layer):
SPM cleaning → SC1, 2 cleaning → dHF cleaning → Ge 50 nm epitaxial growth

TIDL-TEST-19, 20, 21 (기존 의뢰, Si wafer 3장, single layer):
SPM cleaning → SC1, 2 cleaning → dHF cleaning → SiGe (Ge 30%) 30 nm epitaxial growth

TIDL-TEST-22, 23, 24, 25 (기존 의뢰, Si wafer 4장, double layer):
SPM cleaning → SC1, 2 cleaning → dHF cleaning → SiGe (Ge 30%) 30 nm epitaxial growth → Si 10 nm target epitaxial growth
SC2제외 진행 협의 완료
공정 완료 후 다음의 주소로 보내주시면 감사하겠습니다.
(08826) 서울시 관악구 관악로1, 서울대학교 301동 1014호
류민정 (010-3956-5213)
 서울대학교 전기·정보공학부 류민정 3,100,000원
482 2024-01-19 19시 20시 메일로 공정 의뢰 정보 송부드렸으니 확인 부탁드립니다.
#1. SiGe (35 nm) → Si (20 nm) → SiGe (35 nm) → Si (20 nm) 서강대 wafer
#2. SiGe (35 nm) → Si (20 nm) → SiGe (35 nm) → Si (20 nm) → SiGe (50 nm) NINT wafer		 서강대학교 전자공학과 이동근 1,840,000원
483 2024-01-22 9시 20시 sige 20% 25ea SKW Associates, Inc. SKW Associates, Inc. Soo kap Hahn 7,500,000원
484 2024-02-01 15시 16시 Boron doped Si wafer 2장에 대해 각각 다른 두께의 SiGe epi를 기르고자 합니다.
Ge content는 50%로 부탁드립니다. (Si(0.5)Ge(0.5))

1. SiGe epi 40nm
2. SiGe epi 15nm

위의 기재된 정보와 같이 한장을 40nm 두께의 SiGe epi를, 나머지 한장은 15nm SiGe epi를 길러주시길 바랍니다. 추가로 공정 전 BOE 부탁드립니다. 		포항공과대학교 대학원 전자전기공학과 이규빈 460,000원
485 2024-02-16 12시 14시 Si/SiGe/Si/SiGe epitaxy 적층의뢰
---------------
2층만 적층		 서강대학교 전자공학과 이동근 440,000원
486 2024-03-06 16시 17시 기판: 8 inch Si wafer 2 장 기술원에서 구매
진행공정: Si 기판상 SiGe 90 nm + Si 90 nm epi 증착 (Cl2 처리 X 1장, Cl2처리 O 1장)

공정 완료후에 발송은 아래의 주소로 부탁드립니다.

(03722) 서울특별시 서대문구 연세로 50 연세대학교 제1공학관 A148호
이승효
(02-2123-7796, 010-2643-1084)		 연세대학교 화공생명공학과 이승효 800,000원
487 2024-03-07 1시 18시 처음 공정을 진행하는 것이다보니, 어느정도의 시간이 소요되는지 몰라, 우선 28일 오후 시간대로 장비 예약 신청을 해두도록 하겠습니다.
공정 조건은 크게 2가지로,

1. SEG 공정 진행 시편 _ 총 6개 (기판: PE-Si, SiGe 15, 30, 80%, (111) / (100) wafer)
HF (49%) : DI = 100:1 solution에서 30s pre-cleaning
SF6, Cl2, Ar in-situ plasma cleaning (chamber 내에서의 추가 cleaning, 이 공정에 대해 기존에 사용하시던 조건이 있으신지 확인 부탁드립니다.)
SEG deposition _ 20nm, 40nm target (NINT 측에서 보유 중인 공정으로 부탁드립니다.)

2. Pre-cleaning 결과 확인용 시편 _ 총 5개 (기판: PE-Si, SiGe 15, 30, 80%, SiO2)
HF (49%) : DI = 100:1 solution에서 30s pre-cleaning
SF6, Cl2, Ar in-situ plasma cleaning (chamber 내에서의 추가 cleaning, 이 공정에 대해 기존에 사용하시던 조건이 있으신지 확인 부탁드립니다.)		 한양대학교 나노반도체공학과 김성준 500,000원
488 2024-03-13 10시 15시 Ge:Si = 1:1
Ge:Si = 8:2
Ge:Si = 2:8
총 세 조건으로 10nm 증착 부탁드립니다.		 포항공과대학교 대학원 화학공학과 백승화 480,000원
489 2024-03-22 13시 15시 메일로 송부드린 공정조건으로 epitaxy 공정의뢰를 요청 드립니다.
-----------------------------------
SiGe (35 nm) → Si (20 nm) → SiGe (35 nm) → Si (20 nm) → SiGe (50 nm)
(NINT) low-doped wafer 2장 사용		 서강대학교 전자공학과 이동근 2,140,000원
490 2024-04-01 9시 10시 SiGe 20% 1000Å 3장
SiGe 30% 1000Å 3장
SiGe 40% 1000Å 3장

요청드립니다.

 (주)제우스 chemical 개발팀 최혜미 2,430,000원
491 2024-04-04 9시 15시 이정익 담당자님께 메일 송부드렸습니다. 메일 확인하시고, 추가적으로 확인 필요하신 부분에 대해 연락 부탁드립니다. 한양대학교 나노반도체공학과 김성준 600,000원
492 2024-04-24 14시 18시 Si/SiGe epi. 적층 (공정 조건 메일로 송부 완료) 서강대학교 전자공학과 이동근 500,000원
493 2024-04-25 13시 14시 1-1-1 sige depo 10nm
1-1-2 si depo 10nm
1-2-1 sige depo 10nm
1-2-2 si depo 10nm
1-3-1 sige depo 10nm
1-3-2 si depo 20nm
 연세대학교 화공생명공학과 이승효 1,200,000원
494 2024-04-29 9시 18시 Si(100) wafer 위에 SiGe가 epi 성장된 막을 구매하고자 합니다(8 inch).

Ge 함량 : 5, 10, 20, 30%
두께 : SiGe 1000A
수량 : 각 1매

문의사항이 있으시면, 편하게 연락 부탁드리겠습니다.		 동우화인캠(주) 선행개발1팀 김상권 1,080,000원
495 2024-04-30 9시 15시 Si, SiO2 cl2 cleaning 한양대학교 나노반도체공학과 김성준 600,000원
496 2024-05-21 13시 15시 Si/SiGe epitaxy 적층 의뢰
(공정 조건은 송부드린 메일에 정리해두었습니다)		 서강대학교 전자공학과 이동근 2,140,000원
497 2024-05-23 15시 20시 Boron doped Si wafer 5장에 대해 각각 다른 두께의 SiGe epi를 기르고자 합니다.

1. SiGe epi 두께: 40nm
2. Ge content: 50% (Si(0.5)Ge(0.5))
3. 웨이퍼 개수: 5장

위의 기재된 정보로 SiGe epi 증착 의뢰 요청 드립니다. 추가로 공정 전 모든 웨이퍼에 대해 BOE 2min 부탁드립니다.		 포항공과대학교 대학원 전자전기공학과 이규빈 1,100,000원
498 2024-05-28 10시 12시 조각 샘플 9개 모두 동시에 로딩하여 공정 진행 부탁드립니다. 한국과학기술연구원 스핀융합연구단 백대윤 200,000원
499 2024-06-03 12시 13시 Si/SiGe 적층구조 (in-situ doping)
공정 조건은 메일로 전달드렸습니다.		 서강대학교 전자공학과 이동근 200,000원
500 2024-06-18 14시 15시 Si e19이상 30nm
2000sec 진행		 전북대학교 전자정보공학부 남은서 470,000원
501 2024-06-26 14시 21시 NINT 방문하여 공정 진행 중입니다.
매일 공정 전 담당자 분과 논의 진행하도록 하겠습니다.
5회 진행 + dhf 3회 진행
 한양대학교 나노반도체공학과 김성준 1,300,000원
502 2024-06-27 9시 14시 NINT 방문하여 공정 진행 중입니다.
매일 공정 전 담당자 분과 논의 진행하도록 하겠습니다.
7회 사용(dummy 포함) + 6회 dhf 사용		 한양대학교 나노반도체공학과 김성준 2,000,000원
503 2024-06-28 9시 13시 NINT 방문하여 공정 진행 중입니다.
매일 공정 전 담당자 분과 논의 진행하도록 하겠습니다.
3회 사용 + dhf 2회 사용		 한양대학교 나노반도체공학과 김성준 800,000원
504 2024-07-01 14시 16시 기판: 8 inch Si wafer 4 장 구매하여 사용
진행공정: SiGe(30%) 90 nm 2 장, SiGe 90 nm + Si 90 nm 2 장, 총 4장

공정 완료후에 발송은 아래의 주소로 부탁드립니다..

(16229) 경기도 수원시 영통구 광교로 109(이의동, 한국나노기술원)
이용수
------------------------------------
sige/si/sige/si/sige/si 6층 적층 1매		 연세대학교 화공생명공학과 이승효 3,150,000원
505 2024-07-12 9시 18시 진행 전 연락 부탁드립니다.
------------------------
1. 1-1 ~ 1-6 샘플: 500도, Ge 40% intrinsic - S2H6 (15sccm), GeH4(67.5sccm), 2000sec
- 메인챔버 로딩 후 500도 1시간 베이킹 (MgOH2 removal) [1번샘플만 해당] -> 이후 위의 Cl2 gas 이용 native oxide removal 진행
2. 2-1, 2-2 샘플: 500도, Ge 50% intrinsic - Si2H6 (10sccm), GeH4(90sccm), 400sec
3. 3-1, 3-2 샘플: 500도, Ge 50% n-type - Si2H6 (10sccm), GeH4(90sccm), PH3(50sccm), 1000sec
4. 4-1, 4-2 샘플: 500도, Ge 50% p-type - Si2H6 (10sccm), GeH4(90sccm), B2H6(100sccm), 100sec
5. 5-1, 5-2 샘플: 500도, Ge ??% Ge 분율 높이는 조건잡기 intrinsic - Si2H6(5sccm), GeH4(100sccm), 1000sec		 한국과학기술연구원 스핀융합연구단 백대윤 1,500,000원
506 2024-07-22 10시 11시 n+ silicon 30nm 전북대학교 전자정보공학부 남은서 1,090,000원